Blogue PCB - Procédure d'essai et de conception des PCB

Avec la miniaturisation croissante, PCB board La technologie des composants et du câblage a également fait de grands progrès, Par exemple, un micro - circuit intégré hautement intégré encapsulé dans un boîtier BGA, L'espacement isolant entre les fils a été réduit à 0.5 mm, Deux exemples:. La méthode de conception du câblage des composants électroniques a de plus en plus d'influence sur le succès des essais dans le processus de production futur.. Voici quelques règles importantes et des conseils utiles. By following certain procedures (DFT-Design for Testability, Design for Testability), Réduit considérablement les coûts de préparation et d'exécution des essais de production. Ces procédures ont été élaborées au fil des ans., Bien sûr., Si de nouvelles technologies de production et de composants sont introduites, elles doivent être étendues et adaptées en conséquence.. Comme la structure des produits électroniques devient de plus en plus petite,, Il y a deux problèmes particuliers: premièrement, il y a moins de noeuds de circuit accessibles; Une autre raison est que les méthodes telles que les applications de test en ligne sont limitées. Pour résoudre ces problèmes,, Les mesures correspondantes peuvent être prises dans la disposition du circuit., De nouvelles méthodes d'essai et des solutions d'adaptateur innovantes sont disponibles. La solution au deuxième problème consiste également à générer des tâches supplémentaires pour les systèmes d'essai initialement utilisés comme processus autonome.. These tasks include programming memory components through test systems or implementing integrated component self-tests (Built-in Self Test, BIST, built-in self-test). Transférer ces étapes dans le système d'essai, En général, Créer plus de valeur ajoutée. Pour une mise en œuvre harmonieuse de ces mesures, Les facteurs pertinents doivent être pris en considération au stade du développement du produit..

1. Qu'est - ce que la testabilité

La testabilité signifie que l'Ingénieur d'essai peut utiliser la méthode la plus simple pour tester les caractéristiques d'un composant pour voir s'il répond aux fonctions prévues. En bref:

Dans quelle mesure est - il facile de vérifier la conformité du produit aux spécifications techniques?

À quelle vitesse Pouvez - vous écrire un programme de test?

Dans quelle mesure la découverte d'une défaillance du produit est - elle complète?

Dans quelle mesure est - ce facile d'accéder aux points d'essai?

Pour obtenir une bonne testabilité, il faut tenir compte des pratiques de conception mécanique et électrique. Bien sûr, la testabilité est coûteuse, mais elle présente un certain nombre d'avantages pour l'ensemble du processus, de sorte qu'elle est une condition préalable importante à la production réussie d'un produit.

2. Pourquoi développer une technologie conviviale pour les essais

Dans le passé, si le produit ne pouvait pas être testé au point d'essai précédent, le problème n'a été soulevé qu'à un seul point d'essai. Si un défaut de produit ne peut être décelé au cours d'un essai de production, il suffit de transférer l'identification et le diagnostic du défaut aux essais fonctionnels et aux essais du système. Au lieu de cela, aujourd'hui, les gens essaient de détecter les défauts le plus tôt possible, ce qui a l'avantage non seulement de réduire les coûts, mais aussi, plus important encore, que les produits d'aujourd'hui sont très complexes et que certains défauts de fabrication peuvent ne pas être détectés du tout dans les essais fonctionnels. Par exemple, il y a un problème avec certains composants qui doivent être pré - installés avec le logiciel ou programmés. (par exemple, flash ou ISP: dispositif Programmable dans le système). La programmation de ces composants doit être planifiée au cours de la phase de développement et doit être maîtrisée par le système d'essai. La conception de circuits conviviaux à l'essai exige un peu d'argent, mais la conception de circuits difficiles à tester exige plus d'argent. Les essais eux - mêmes ont un coût, qui augmente avec l'augmentation de la série d'essais; Des tests en ligne aux tests fonctionnels et aux tests de systèmes, le coût des tests augmente. Sauter l'un de ces tests coûterait plus cher. La règle générale est de multiplier par 10 le coût de chaque essai. En testant des conceptions de circuits conviviaux, il est possible de détecter rapidement les défauts afin de compenser rapidement les dépenses engagées pour tester des conceptions de circuits conviviaux.

Comment les fichiers affectent la testabilité

Ce n'est qu'en utilisant pleinement les données complètes dans le développement des composants que nous pourrons développer un programme d'essai capable de détecter complètement les défauts. Dans de nombreux cas, une coopération étroite entre le développement et les essais est nécessaire. La documentation a un effet indiscutable sur la compréhension par les ingénieurs d'essai de la fonctionnalité des composants et sur l'élaboration de stratégies d'essai. Afin d'éviter les problèmes dus au manque de documentation et à une compréhension insuffisante des fonctions des composants, les fabricants de systèmes d'essai peuvent se fier à des outils logiciels qui génèrent automatiquement des modèles d'essai sur une base aléatoire ou à des méthodes non vectorielles qui ne peuvent être considérées que comme des expédients. La documentation complète avant l'essai comprend une liste de pièces, des données de conception de circuits (principalement des données CAO) et des détails sur les fonctions des composantes de service (p. ex., des fiches de données). Une fois que vous avez toutes les informations disponibles, vous pouvez compiler les vecteurs d'essai, définir les modes de défaillance des composants ou effectuer certains pré - réglages. Certaines données mécaniques sont également importantes, par exemple les données nécessaires pour vérifier si les composants sont bien soudés et alignés. Pour les composants programmables tels que flash, PLD, FPGA, etc., s'ils ne sont pas programmés pendant l'installation, ils doivent être programmés sur le système d'essai et leurs données de programmation doivent également être connues. Les données de programmation du dispositif Flash doivent être complètes. Si la puce flash contient des données de 16 Mbit, elle devrait pouvoir utiliser 16 Mbit, ce qui prévient les malentendus et les conflits d'adressage. Cela peut se produire, par exemple, si vous utilisez une mémoire de 4 Mbit pour fournir seulement 300 kbit de données à un composant. Bien s ûr, les données devraient être préparées dans un format standard populaire, comme Intel Hex ou la structure d'enregistrement s de Motorola. La plupart des systèmes d'essai peuvent interpréter ces formats à condition qu'ils puissent programmer des composants flash ou ISP. Bon nombre des informations mentionnées précédemment, dont beaucoup sont également nécessaires à la fabrication des composants. Bien entendu, il convient de faire une distinction claire entre la fabrication et la testabilité, car il s'agit de concepts complètement différents et constituent donc des prémisses différentes.

4. Conditions de contact mécanique avec une bonne testabilité

Même si les circuits sont bien testés électriquement, il est difficile de les tester sans tenir compte des règles de base de la mécanique. De nombreux facteurs limitent la testabilité électrique. Si les points d'essai sont insuffisants ou trop petits, il est difficile pour l'adaptateur de base de la sonde d'atteindre chaque noeud du circuit. Si l'erreur de position et l'erreur dimensionnelle du point d'essai sont trop grandes, la répétabilité de l'essai sera faible. Lors de l'utilisation de l'adaptateur de lit de sonde, une série de recommandations concernant la taille et l'emplacement des trous de verrouillage et des points d'essai doivent être respectées.

5. Conditions préalables électriques à la testabilité

Les conditions préalables électriques sont tout aussi importantes pour une bonne testabilité que les conditions de contact mécanique, qui sont toutes deux essentielles. Impossible de tester le circuit de grille. Cela peut être dû au fait que le terminal d'entrée de démarrage ne peut pas être contacté par le point d'essai ou que le terminal d'entrée de démarrage est dans l'emballage et ne peut pas être contacté de l'extérieur. En principe, aucune de ces situations n'est bonne. Rendre le test impossible. Lors de la conception des circuits, il convient de noter que tous les composants testés par la méthode d'essai en ligne doivent avoir un mécanisme permettant d'isoler électriquement chaque composant. Ce mécanisme peut être réalisé en désactivant l'entrée, qui contrôle la sortie du composant à l'état statique de haute ohm. Bien que presque tous les systèmes d'essai puissent inverser l'état des noeuds à n'importe quel état, les noeuds concernés doivent encore être équipés d'entrées désactivées, d'abord en plaçant les noeuds dans un état ohmique élevé, puis en ajoutant les niveaux appropriés « doucement ». De même, le générateur de battements est toujours déconnecté directement de l'arrière de l'oscillateur par un fil de démarrage, une grille ou un pont branché. L'entrée de démarrage ne doit pas être directement reliée au circuit, mais doit être reliée au circuit par une résistance de 100 ohms. Chaque composant doit avoir sa propre broche de démarrage, de Réinitialisation ou de contrôle. Les entrées de démarrage de nombreux composants doivent être évitées en partageant une résistance connectée au circuit. Cette règle s'applique également aux composants ASIC qui doivent également avoir des broches de plomb qui permettent d'amener la sortie à un état ohmique élevé. La Réinitialisation de démarrage du testeur est également utile si le composant peut être réinitialisé avec la tension de fonctionnement allumée. Dans ce cas, le composant peut être simplement mis dans l'état spécifié avant l'essai. Les conducteurs de composants inutilisés doivent également être facilement accessibles, car les courts - circuits non détectés dans ces endroits peuvent également causer des défaillances de composants. De plus, les grilles inutilisées sont souvent utilisées plus tard pour améliorer la conception et peuvent être redirigées vers des circuits. Il est donc également important de les tester dès le début pour assurer la fiabilité de leurs pièces.

À propos de flash et d'autres composants programmables

Le temps de programmation flash peut parfois être long (jusqu'à 1 minute pour une grande mémoire ou une grande bibliothèque). Par conséquent, l'entraînement inversé des autres composants n'est pas autorisé pour le moment, sinon la mémoire flash peut être endommagée. Pour éviter cela, tous les composants connectés au bus de commande d'adresse doivent être placés dans un état ohmique élevé. De même, le bus de données doit pouvoir être isolé pour s'assurer que la mémoire flash est déchargée et disponible pour une programmation ultérieure. Il existe des exigences pour les composants programmables (FSI) du système et les produits d'entreprises telles que alterA, Xilinx et laitue, ainsi que d'autres exigences spéciales. Outre les conditions mécaniques et électriques préalables à la testabilité, la possibilité de programmer et de vérifier les données doit être garantie. Pour les composants altera et Xilinx, utilisez le format de vecteur série (svf), qui est récemment devenu la norme de l'industrie. De nombreux systèmes d'essai peuvent programmer ces composants et les données d'entrée de l'utilisateur au format vectoriel série (svf) pour tester les générateurs de signaux. La programmation de ces éléments par Boundary Scan kette JTAG programmera également le format de données série. Lors de la compilation des données de programmation, il est important de tenir compte de l'ensemble de la chaîne de composants dans le circuit, plutôt que de simplement restaurer les données aux composants à programmer. Lors de la programmation, le générateur de signaux d'essai automatique tient compte de l'ensemble de la chaîne de composants et insère d'autres composants dans le modèle de dérivation. Au lieu de cela, tretice a besoin de données au format jedec et est programmé en parallèle avec les entrées et sorties couramment utilisées. Après la programmation, les données sont également utilisées pour vérifier les fonctions des composants. Les données fournies par les services de développement devraient être aussi faciles que possible à utiliser directement par le système d'essai ou par simple conversion.

7. Précautions à prendre lors du balayage des limites (JTAG)

Les composants basés sur une grille fine de composants complexes fournissent peu de points d'essai accessibles aux ingénieurs d'essai. Il est encore possible d'améliorer la testabilité. Les techniques de balayage des limites et d'auto - vérification intégrée peuvent être utilisées pour réduire le temps d'achèvement des essais et améliorer les résultats des essais.. Pour les ingénieurs de développement et d'essai, La stratégie d'essai fondée sur la numérisation des limites et l'auto - vérification intégrée augmentera certainement les coûts.. Development engineers must use boundary-scan components (IEEE-1149.1-standard) in the circuit, and try to make the corresponding specific test leads accessible (such as test data input-TDI, Sortie des données d'essai tdo, Fréquence de l'horloge d'essai - TCK, Et la sélection du mode d'essai - TMS et GGF. test reset). The test engineer develops a boundary scan model (BSDL - Boundary Scan Description Language) for the component. À ce stade,, Il doit savoir quelles fonctions et instructions de balayage des limites sont prises en charge par le composant.. Les tests de balayage des limites diagnostiquent les courts - circuits et les circuits ouverts jusqu'au niveau de plomb. En outre, Si l'Ingénieur de développement le précise, Les tests automatisés des composants peuvent être déclenchés par la commande de balayage des limites "runbist". Surtout lorsqu'il y a beaucoup d'ASIC et d'autres composants complexes dans le circuit, Ces composants n'ont pas de modèle d'essai commun. En utilisant les composants de balayage des limites, Le coût de l'élaboration d'un modèle d'essai peut être considérablement réduit. La réduction du temps et des coûts varie d'un élément à l'autre. Pour les circuits avec IC, Si une découverte à 100% est nécessaire, Environ 400,000 vecteurs d'essai requis. En utilisant Boundary Scan, Avec le même taux de détection des défauts, le nombre de vecteurs d'essai peut être réduit à des centaines. Donc,, La méthode de balayage des limites est particulièrement avantageuse lorsqu'il n'y a pas de modèle d'essai, Ou lorsque les noeuds qui entrent en contact avec le circuit sont limités. L'utilisation de Boundary Scan dépend de l'augmentation des coûts de développement et de fabrication.. Le balayage des limites doit être pondéré en fonction du temps nécessaire pour localiser la défaillance., Temps d'essai, Date de mise sur le marché, Coût de l'adaptateur, Et économiser autant que possible. Dans de nombreux cas, La combinaison de la méthode traditionnelle d'essai en ligne et de la méthode de balayage des limites est la solution à ce problème. PCB board.