Blogue PCB - Utilisation de la propriété intellectuelle pour améliorer l'efficacité de la conception des PCB

Cet article Art.e concentre sur PCB board Designer, En outre, les outils de planification topologique et de routage sont utilisés pour soutenir la propriété intellectuelle pour compléter rapidement l'ensemble du système. PCB board Conception. Le travail de l'Ingénieur concepteur consiste à obtenir la PI en mettant en place un petit nombre de composants nécessaires et en planifiant les voies d'interconnexion critiques entre ces composants.. Une fois la PI obtenue, Les informations IP peuvent être fournies à PCB board Designer, Qui peut terminer le reste de la conception.

Les ingénieurs concepteurs obtiennent la PI, et les concepteurs de PCB utilisent davantage les outils de planification topologique et de routage pour soutenir la PI et terminer rapidement toute la conception de PCB. Il n'est pas nécessaire d'obtenir l'intention de conception correcte par le biais d'un processus interactif et itératif entre l'Ingénieur concepteur et le concepteur de PCB. L'ingénieur concepteur possède déjà cette information et les résultats sont comparables, ce qui est très utile pour le concepteur de PCB. Dans de nombreux dessins, les ingénieurs concepteurs et les concepteurs de PCB effectuent le placement et le câblage interactifs, ce qui prend beaucoup de temps précieux des deux côtés. L'interaction est nécessaire, mais elle prend du temps et est inefficace. Le plan initial fourni par l'Ingénieur concepteur peut être dessiné à la main, sans composants d'échelle appropriés, largeur du bus ou conseils de broche. Étant donné que les concepteurs de PCB ont participé à la conception, bien que les ingénieurs qui utilisent des techniques de planification topologique puissent obtenir la disposition et l'interconnexion de certains composants, la conception peut nécessiter la disposition d'autres composants, l'accès à d'autres structures io et bus et toutes les interconnexions. Même fini. Les concepteurs de PCB doivent adopter une planification topologique et interagir avec les composants disposés et non disposés. Cela peut former un plan de mise en page et d'interaction, ce qui améliore l'efficacité de la conception des BPC.

Au fur et à mesure que la mise en page des zones critiques et des zones à haute densité est terminée et que la carte topologique est obtenue, vous pouvez terminer la mise en page avant la carte topologique finale. Par conséquent, certains chemins topologiques peuvent devoir être utilisés avec des mises en page existantes. Bien que leur priorité soit faible, des connexions sont nécessaires. Par conséquent, une partie du plan est créée autour du composant après la mise en page. De plus, la planification peut nécessiter plus de détails pour donner la priorité nécessaire aux autres signaux. Planification topologique détaillée pour planifier le bus, les concepteurs de PCB doivent tenir compte de certains obstacles existants, des règles de conception de chaque couche et d'autres contraintes importantes. Le détail « 1» planifie la goupille du composant au niveau supérieur « Rouge», sort de la goupille du composant et se connecte au chemin topologique au détail « 2». Cette section utilise une zone non emballée qui identifie seulement la couche comme routable. Du point de vue de la conception, il semble évident que l'algorithme de routage utilisera la connexion de haut niveau au chemin topologique rouge. Cependant, certains obstacles peuvent permettre à l'algorithme de choisir d'autres couches de routage avant de Router automatiquement ce bus particulier. Au fur et à mesure que les autobus sont organisés en trajectoires compactes à chaque niveau, les concepteurs commencent à planifier la transition vers le niveau 3 dans le détail « 3» en tenant compte de la distance parcourue par les autobus à chaque niveau. Notez que le chemin topologique sur la couche 3 est plus large que sur la couche supérieure, car un espace supplémentaire est nécessaire pour accommoder l'impédance. De plus, la conception précise l'emplacement exact de la transition de la couche (17 trous). Lorsque le chemin topologique passe au détail "4" le long du milieu droit de la figure 3, vous devez dessiner un certain nombre de points de connexion t unitaires à partir de la connexion topologique et de chaque broche de composant. Le choix du concepteur de PCB est de maintenir la plus grEte partie du flux de connexion au niveau 3 et de pénétrer dans d'autres couches pour connecter les broches des composants. Par conséquent, ils ont dessiné une zone topologique pour indiquer les connexions du harnais principal au niveau 4 (Rose), pour relier ces unités t - Connectors au niveau 2, puis pour utiliser d'autres trous de travers pour se connecter aux broches de l'appareil. Le chemin topologique se poursuit au niveau 3 avec le détail "5" connecté au périphérique actif. Ces connexions sont ensuite connectées de la goupille active à la résistance de traction sous le dispositif actif. Le concepteur utilise une autre région topologique pour spécifier les connexions de la couche 3 à la couche 1, où les broches des composants sont divisées entre les dispositifs actifs et les résistances déroulantes. La planification détaillée à ce niveau ne prend qu'environ 30 secondes. Une fois que vous avez saisi le plan, le concepteur de PCB peut vouloir le câbler immédiatement ou créer un autre plan topologique, puis utiliser le câblage automatique pour compléter tous les plans topologiques. Moins de 10 secondes se sont écoulées entre la fin de la planification et le résultat du routage automatique. La vitesse n'a pas vraiment d'importance, en fait, si vous ignorez l'intention du concepteur et que le câblage automatique est de mauvaise qualité, c'est une perte de temps totale. L'illustration suivante montre les résultats du routage automatique.

Routage topologique

À partir du coin supérieur gauche, tous les fils sortant de la goupille de l'élément suivent l'intention exprimée par le concepteur sur la couche 1 et sont comprimés dans une structure de bus compacte, comme le montrent les figures "1" et "2" de la figure 4. La transition entre la couche 1 et la couche 3 se produit dans le détail "3" et prend la forme d'un trou dense entre les espaces. Encore une fois, l'impédance est prise en compte ici, de sorte que les trajectoires sont plus larges et plus spacieuses, représentées par des trajectoires de largeur réelle. Les 17 bits sont divisés en 4 types de périphériques différents, représentant l'intention du concepteur pour les couches et les flux de chemin, qui peuvent être saisis en environ 30 secondes. Ensuite, vous pouvez effectuer un routage automatique de haute qualité, qui prend environ 10 secondes. En faisant passer le niveau d'abstraction du routage à la planification topologique, le temps total d'interconnexion est considérablement réduit et les concepteurs ont une compréhension vraiment claire de la densité et du potentiel d'achever la conception avant le début de l'interconnexion, par exemple, pourquoi le routage restera - t - il à ce stade de la conception? Pourquoi ne pas continuer à planifier et ajouter des traces plus tard? Quand planifier une topologie complète? Si l'on considère l'exemple ci - dessus, l'abstraction d'un plan peut être utilisée avec un autre plan au lieu de 17 réseaux distincts, chacun avec de nombreux segments de ligne et de nombreux trous. Ce concept est particulièrement important lors de l'examen d'un ordre de modification technique (ECO, ingénierie).

Ordre de modification technique (ECO)

Dans l'exemple suivant, les broches de la lgfp ne sont pas encore terminées. Les ingénieurs concepteurs ont informé les concepteurs de PCB de ce fait, mais pour des raisons de calendrier, ils doivent pousser la conception aussi loin que possible avant que les broches de la lgfp ne soient terminées. Une fois que les broches sont connues, les concepteurs de PCB commencent à planifier l'espace de la FPGA et doivent également tenir compte des fils d'autres appareils à la FPGA pendant que les concepteurs terminent la planification. L'io était initialement prévu sur le côté droit de la lgfp, mais il est maintenant sur le côté gauche de la lgfp, ce qui fait que la sortie de la broche est complètement différente du plan original. Comme les concepteurs travaillent à un niveau d'abstraction plus élevé, ils peuvent s'adapter à ces changements en éliminant les frais généraux de déplacement de toutes les pistes autour de la FPGA et en les remplaçant par des modifications topologiques des trajets. Toutefois, ce ne sont pas seulement les lgfp qui sont touchées; Ces nouvelles broches affectent également les fils sortant de l'appareil concerné. L'extrémité du chemin doit également être déplacée afin de s'adapter au chemin d'entrée du plomb dans un paquet plat; Sinon, la distorsion des trajectoires entraînera un gaspillage d'espace précieux sur les cartes PCB à haute densité. La torsion de ces bits nécessite des trajectoires supplémentaires et de l'espace à travers les trous, qui peuvent ne pas être satisfaits à la fin de la conception. Si le temps presse, un tel ajustement ne sera pas possible pour toutes ces routes. La clé est que la planification topologique fournit un niveau plus élevé d'abstraction, de sorte que la mise en œuvre de ces ECO est beaucoup plus facile. L'algorithme de routage automatique est conçu pour suivre l'intention du concepteur de définir la priorité de qualité à la priorité de quantité. S'il est déterminé qu'il y a un problème de qualité, il est préférable de faire échouer la connexion plutôt que de produire un câblage de mauvaise qualité pour deux raisons. Tout d'abord, il est plus facile d'établir une connexion morte que de nettoyer une trace et d'autres opérations de routage automatique qui ne donnent pas de bons résultats. Deuxièmement, il met en œuvre l'intention du concepteur de laisser le concepteur décider de la qualité de la connexion. Cependant, ces points ne sont utiles que si la connexion des traces de défaut est relativement simple et locale. Un bon exemple est l'incapacité d'un routeur à réaliser 100% des connexions programmées. Au lieu de sacrifier la qualité, il vaut mieux laisser certains plans échouer, laissant des traces d'incohérence. Toutes les pistes sont acheminées par planification topologique, mais toutes ne pointent pas vers les broches des composants. Cela garantit qu'il y a de l'espace pour les connexions mortes et fournit des connexions relativement faciles.

Topology planning is a tool that accompanies Celui - ci. Conception process of PCBs with digital signals and is easy for Conception engineers to use, Mais il a aussi un espace spécifique, Couche, Et la capacité de relier les flux pour des considérations de planification complexes. PCB board Designers can use Celui - ci. topology planning tool at Celui - ci. beginning of the design or after the design engineer has acquired their IP, Selon qui utilise cet outil flexible pour s'adapter facilement à leur environnement de conception. Les routeurs topologiques doivent simplement suivre le plan ou l'intention du concepteur pour fournir des résultats de routage de haute qualité. Face à Eco, La planification topologique fonctionne beaucoup plus rapidement qu'une seule connexion, Cela permet aux routeurs topologiques d'adopter Eco plus rapidement, Fournir des résultats rapides sur PCB board.