Blogue PCB - Conception de PCB pour le circuit fonctionnel du module de commutation RF

La conception de la carte PCB est destinée aux circuits fonctionnels du module de commutation RF, avec le développement du système de communication sans fil moderne, les systèmes de communication tels que les communications mobiles, les radars, les communications par satellite et autres imposent des exigences plus élevées en matière de vitesse de commutation, de capacité de puissance et d'intégration des commutateurs d'émission et de réception. Par conséquent, la recherche et le développement de la technologie de bus pour répondre aux besoins militaires. Les modules de bus avec des exigences particulières sont d'une grande importance. Nous utiliserons l'idée d'instruments virtuels pour implémenter des circuits matériels dans le logiciel. Les commutateurs RF conçus ci - dessous peuvent être commandés directement par ordinateur et peuvent être facilement intégrés au système de test de bus. L'application de la technologie informatique et microélectronique dans le domaine des tests d'aujourd'hui a de grandes perspectives de développement.

Conception et implémentation de circuits d'interface de bus vxi le bus vxi est une extension de vmebus dans le domaine de l'instrumentation et de l'instrumentation, un système d'instrumentation automatisé modulaire exploité par ordinateur. Il s'appuie sur une normalisation efficace avec une approche modulaire pour la sérialisation, la généralisation, l'interchangeabilité et l'interopérabilité des instruments de bus vxi. Son architecture ouverte et son mode plug - and - play répondent parfaitement aux exigences des produits d'information. Il présente les avantages d'une vitesse de transmission de données rapide, d'une structure compacte, d'une configuration flexible et d'une bonne compatibilité électromagnétique. Par conséquent, la mise en place et l'utilisation de ce système sont très pratiques et ses applications sont de plus en plus répandues. Le bus vxi est une spécification de bus de fond de panier d'instrument modulaire entièrement ouverte pour divers fabricants d'instruments. Les périphériques de bus vxi sont principalement divisés en: périphériques à base de registres, périphériques à base de messages et périphériques à base de mémoire. Proportion de dispositifs à base de registres dans les applications actuelles (environ 70%). Le circuit d'interface de base de registre de bus vxi comprend principalement quatre parties: un pilote de tampon de bus, un circuit d'adressage et de décodage, une machine d'état de réponse de transfert de données, un ensemble de registres de configuration et de fonctionnement. Dans ces quatre parties, les autres sont implémentées par FPGA, à l'exception du pilote de tampon de bus implémenté par la puce 74als245. Une puce flex10k epf10k10qc208 - 3 et un noyau EPROM epc1441p8 ont été utilisés et conçus et mis en œuvre avec le logiciel correspondant max + plus2. 1.1 pilote tampon de bus cette section complète la réception tampon ou le pilotage des lignes de données, d'adresse et de contrôle dans le bus de fond de panier vxi pour répondre aux exigences des signaux de spécification vxi. Pour les appareils A16 / D16, dans la mesure où le pilote tampon du bus de données d00ï½d15 du fond de panier est implémenté. Selon les exigences de la spécification de bus vxi, cette partie est implémentée par deux 74ls245 cadencés par un dben * (produit par une machine d'état de réponse de transmission de données). 1.2 circuit d'adressage et de décodage la ligne d'adressage comprend les lignes d'adresse A01 à A31, les lignes de cadencement de données ds0 * et ds1 * et la ligne de mot long lword *. La ligne de commande comprend une ligne de sélection d'adresse as * et une ligne de signal de lecture / écriture write *. La conception de ce circuit utilise la méthode de conception schématique de Max + plus2. Conçu avec des éléments existants dans la Bibliothèque d'éléments, en utilisant deux 74688 et un 74138. Ce module fonctionnel décode la ligne d'adresse a15ï½a01 et la ligne de modification d'adresse am5ï½ am0. Lorsque le dispositif est adressé, il reçoit les informations d'adresse sur la ligne d'adresse et sur la ligne de modification d'adresse et les compare à l'adresse logique la7ï½la0 fixée par le commutateur d'adresse matériel sur ce module. Si la valeur logique sur am5ï½ am0 est 29h ou 2dh (car c'est un périphérique A16 / D16), le périphérique est adressé et sélectionné (caddr * est vrai) Lorsque les lignes d'adresse A15 et A14 sont toutes deux à 1 et que la valeur logique sur a13ï½ a06 est égale à l'adresse logique du module. Le résultat est ensuite transmis à la commande de décodage inférieure qui sélectionne le registre du module dans l'espace d'adressage de 16 bits par l'adresse de décodage a01ï½ a05.1.3. le bus de transfert de données de la machine d'état de réponse de transfert de données est un ensemble de bus de transfert de données asynchrones parallèles à haut débit qui constituent un composant essentiel de l'échange d'informations du système vmebus. Les lignes de signal du bus de transmission de données peuvent être divisées en trois groupes: les lignes d'adressage, les lignes de données et les lignes de commande. La conception de cette section utilise la méthode de conception de Max + plus2 saisie de texte. En raison de la complexité du calendrier de dtack *, il a été conçu et mis en œuvre via State Machine en langage AHDL. Ce module fonctionnel configure les signaux de commande dans le bus de fond de panier vxi et fournit des signaux de synchronisation et de commande de cycles de transmission de données standard (génération d'un signal d'autorisation de transmission de données dben *, d'un signal de réponse dtack * nécessaire au bus pour compléter la transmission de données, etc.), Le Contrôleur système adresse tout d'abord le module et met à un niveau actif les lignes de signalisation d'adresse as *, ds0 *, ds1 * et write * qui commandent le sens de transmission des données. Lorsque le module détecte une correspondance d'adresse et que la ligne de commande est valide, il pilote dtack * Au niveau bas pour confirmer au Contrôleur de bus que les données ont été placées sur le bus de données (cycle de lecture) ou qu'elles ont été reçues avec succès (cycle d'écriture). 1.4 registres de configuration Chaque périphérique de bus vxi possède un ensemble de « registres de configuration ». Le Contrôleur principal du système obtient certaines informations de configuration de base du dispositif de bus vxi, telles que le type de dispositif, le modèle, le fabricant, l'espace d'adressage (A16, A24), en lisant le contenu de ces registres, A32) et l'espace mémoire requis, etc. les registres de configuration de base du périphérique de bus vxi comprennent: un registre d'identification, un registre de type de périphérique, un registre d'état et un registre de contrôle. Cette partie du circuit a été conçue selon la méthode de conception max + plus2, en utilisant la puce 74541 et les modules fonctionnels qu'elle a créés. Les registres ID, dt et ST sont en lecture seule et les registres de contrôle sont en écriture seule. Dans cette conception, le bus vxi est principalement utilisé pour contrôler la fermeture et l'ouverture de ce lot d'interrupteurs, de sorte qu'il est possible de contrôler l'état d'adsorption ou d'ouverture de l'interrupteur du relais tant que les données sont écrites dans le registre de canal et que l'état du relais de requête peut également être lu dans le registre de Canal. Selon les exigences de conception du module, le contenu approprié est écrit dans le BIT de données correspondent, ce qui permet de contrôler efficacement les commutateurs RF du module fonctionnel. Conception de la carte de fonction de module chaque périphérique de bus vxi dispose d'un ensemble de "registres de configuration". Le Contrôleur principal du système obtient quelques informations de configuration de base