L'actualité PCB - Classification des alimentations DDR

1. L'alimentation DDR peut être divisée en trois catégories: alimentation principale VDD et vddq, l'exigence d'alimentation principale est vddq = VDD, vddq pour io.vdd est l'alimentation de l'alimentation tampon, mais dans l'utilisation générale, vddq et VDD sont combinés en une seule alimentation. Certaines puces ont également vddl, qui alimente les DLL et peut utiliser la même alimentation que VDD. Lors de la conception d'une alimentation, il est nécessaire de prendre en compte la conformité de la tension et du courant aux exigences, l'ordre de mise sous tension de l'alimentation, le temps de mise sous tension de l'alimentation et la monotonie. Les exigences de tension d'alimentation sont généralement de ± 5%. Le courant doit être calculé en fonction des différentes Puces et du nombre de puces utilisées. Étant donné que le courant de DDR est généralement relativement élevé, c'est l'état le plus souhaitable lors de la conception de PCB si un plan d'alimentation complet est posé sur les broches et que des condensateurs de stockage d'énergie sont ajoutés à l'entrée de l'alimentation, un par broche. Filtrer avec un petit condensateur de 100nf ~ 10nf.

En référence à l'alimentation vref, l'alimentation de référence vref doit suivre vddq et vref = vddq / 2, elle peut donc être fournie par la puce d'alimentation ou obtenue par un diviseur résistif. Le courant vref étant généralement faible, de l'ordre de quelques milliampères à quelques dizaines de milliampères, la méthode du diviseur de tension par résistance permet d'économiser de l'argent et d'être plus flexible dans la disposition. Il est placé plus près de la broche vref et suit de près. Tension vddq, donc cette méthode est recommandée. Il convient de noter que la résistance utilisée par le diviseur de tension peut être de 100 ~ 10K et nécessite une résistance de précision de 1%. Chaque broche de la tension de référence vref nécessite l'ajout d'un filtre capacitif spot de 10 NF, de préférence un condensateur en parallèle de chaque résistance de division.

Pour adapter la tension VTT (Tracking termination Voltage) VTT est l'alimentation tirée par la résistance d'adaptation, VTT = vddq / 2. Dans la conception DDR, selon la topologie, certaines conceptions n'utilisent pas VTT, par exemple lorsque le Contrôleur a moins de périphériques DDR. Si le VTT est utilisé, les besoins en courant du VTT sont relativement importants, de sorte que le câblage doit être posé en cuivre. Tandis que VTT exige que l'alimentation puisse absorber le courant et le courant. Dans des circonstances normales, vous pouvez utiliser une puce d'alimentation spécialement conçue pour DDR pour générer un VTT pour répondre aux exigences. En outre, un condensateur de 10nf ~ 100nf est généralement placé à côté de chaque résistance tirée sur le VTT et nécessite un grand condensateur UF pour stocker l'énergie sur l'ensemble du circuit VTT. En général, les lignes de données DDR ont une topologie à un seul lecteur et les DDR2 et DDR3 ont tous deux odt pour l'appariement, de sorte qu'il n'est pas nécessaire de tirer VTT pour l'appariement pour une meilleure qualité de signal. Cependant, si les lignes de signal d'adresse et de contrôle sont Multi - chargées, il y aura plusieurs disques et il n'y a pas d'odt à l'intérieur, et sa topologie est une structure de point t, de sorte qu'il est souvent nécessaire d'utiliser VTT pour le contrôle de l'adaptation de la qualité du signal.

2.clock l'horloge DDR est un suivi différentiel. Typiquement, on utilise une méthode d'adaptation de 100 ohms en parallèle avec les bornes. L'impédance de commande de la paire différentielle de la trace différentielle est de 100 ohms et la ligne à une extrémité est de 50 ohms. Il convient de noter que les lignes différentielles peuvent également utiliser une adaptation en série. L'avantage d'utiliser une adaptation en série est qu'il est possible de contrôler le front montant du signal différentiel, ce qui peut avoir un certain impact sur l'EMI.

3.data et dqs le signal dqs est équivalent à l'horloge de référence du signal de données et doit conserver la même longueur que le signal Clk lors du routage. Dqs est un signal unique inférieur à DDR2. La DDR2 peut être utilisée comme signal différentiel ou comme signal unique. Lorsque vous effectuez une opération à extrémité unique, vous devez mettre le dqs - à la terre, tandis que le DDR3 est un signal différentiel qui nécessite une ligne différentielle de 100 ohms. Grâce à l'odt interne, le dqs n'a pas besoin de bornes en parallèle avec une résistance de 100 ohms. Chaque signal de données de 8 bits correspond à un ensemble de signaux dqs. Les signaux dqs doivent conserver la même longueur que les signaux dqs du même groupe lors du câblage et contrôler une impédance de 50 ohms à une extrémité. Le milieu de DQ et dqs est aligné lorsque les données sont écrites, tandis que les bords de DQ et dqs sont alignés lorsque les données sont lues. Le signal DQ est principalement un signal de pilote, et les DDR2 et DDR3 ont une adaptation odt interne, il suffit donc généralement d'effectuer une adaptation en série. 4 adresse et contrôle

Les signaux d'adresse et de contrôle ne sont pas aussi rapides que les DQ. Ils sont échantillonnés en fonction du front montant de l'horloge, ils doivent donc être de la même longueur que la trajectoire de l'horloge. Cependant, si plusieurs DDR sont utilisés, les signaux d'adresse et de contrôle sont dans une relation un - lecteur - multiple et il convient de noter si la méthode d'appariement est appropriée. 5. Considérations de mise en page PCB

Les particules DDR doivent être placées aussi près que possible du Contrôleur DDR pendant la mise en page du PCB. Un condensateur de filtrage doit être placé sur chaque broche d'alimentation et l'ensemble de l'alimentation nécessite un grand condensateur de 10uf ou plus à l'entrée de l'alimentation. Il est préférable d'utiliser une couche séparée pour placer la puissance sur la broche. Les résistances utilisées pour l'adaptation en série sont de préférence placées aux extrémités de la source. S'il s'agit d'un signal bidirectionnel, il doit être placé uniformément à la même extrémité. S'il s'agit d'une structure DDR adaptée avec plusieurs pilotes, vous devrez placer la résistance VTT pull - on à l'extrémité la plus éloignée. Notez que la disposition de la puce doit être équilibrée. La figure suivante montre la topologie de plusieurs DDR. Tout d'abord, dans le cas d'un lecteur deux, il est divisé en structures arborescentes, chrysanthèmes et structures Fly - by. Le survol est une structure en chrysanthème avec un petit stub. La structure en chrysanthème des DDR2 et DDR3 convient mieux. La structure arborescente permet aux deux puces de se connecter à l'avant et à l'arrière du PCB pour réduire la longueur de la fourche. Les topologies DDR avec plusieurs disques sont plus complexes et nécessitent une simulation minutieuse. 6. Précautions de câblage PCB

Pour les mises en page de PCB, utilisez 50 ohms pour les traces à extrémité unique et 100 ohms pour les traces différentielles. Notez que la longueur égale de la ligne différentielle de contrôle est à ± 10mil, le même groupe de lignes est également différent selon les exigences de vitesse, généralement ± 50mil. Les lignes de commande et d'adresse, les lignes dqs et l'horloge ont la même longueur et les lignes de données DQ ont la même longueur que les lignes dqs du même groupe. Notez que l'horloge, le dqs et les autres signaux doivent être séparés par une distance supérieure à 3W. Les signaux entre les groupes doivent également être séparés par une distance d'au moins 3 W. Il est préférable de Router le même ensemble de signaux sur la même couche. Minimiser le nombre de pores.

7. Problèmes EMI en raison de la vitesse rapide et de l'accès fréquent au DDR, ses interférences externes doivent être prises en compte dans de nombreuses conceptions. Les points suivants doivent être pris en compte lors de la conception. Le principe exige que les modules de circuit et les signaux sensibles aux interférences, tels que les signaux analogiques, les signaux RF, les signaux d'horloge, etc., répondent aux exigences des indicateurs de performance pour éviter que la DDR ne les perturbe et n'affecte les indicateurs. N'utilisez pas la même source d'alimentation pour l'alimentation DDR et d'autres modules d'alimentation sensibles. Si vous devez utiliser la même source d'alimentation, veillez à filtrer et isoler avec des inductances, des billes magnétiques ou des condensateurs. Sur les lignes d'horloge et de signal dqs, gardez quelques endroits où vous pouvez augmenter la résistance série et la capacité parallèle. Lorsque l'EMI dépasse la norme, augmenter la résistance ou la capacité série à la masse dans la mesure où l'intégrité du signal le permet, ce qui permet au signal de monter et de retarder. Ralentissez et réduisez le rayonnement externe. Pour le blindage, la structure de blindage de l'enveloppe métallique est utilisée pour protéger contre le rayonnement extérieur. Prenez soin de maintenir l'intégrité du sol.

8. Méthode d'essai Notez que la largeur de bande de la sonde d'oscilloscope et de l'oscilloscope lui - même peut répondre aux exigences d'essai. Le point d'essai doit être choisi le plus près possible de l'extrémité de réception du signal. Comme les signaux DDR sont plus complexes, pour tester, déboguer et résoudre rapidement les problèmes de signal, nous voulions simplement séparer les bits de lecture / écriture. À ce stade, l'analyse du diagramme de l'œil la plus couramment utilisée est d'aider à vérifier si le signal DDR répond aux exigences de tension, de synchronisation et de gigue. Il existe plusieurs paramètres de mode de déclenchement. Tout d'abord, une bascule de largeur de tête peut être utilisée pour séparer les signaux de lecture / écriture. Selon la spécification jedec, la largeur du préambule de lecture est de 0,9 à 1,1 cycle d'horloge et la longueur du préambule d'écriture est spécifiée comme supérieure à 0,35 cycle d'horloge et n'a pas de limite supérieure. La deuxième méthode de déclenchement consiste à séparer les signaux de lecture / écriture en utilisant une méthode de déclenchement de plus grande amplitude de signal. En général, les signaux de lecture / écriture ont des amplitudes de signal différentes, de sorte que nous pouvons obtenir la séparation des deux en déclenchant l'oscilloscope sur une amplitude de signal plus grande. Lors du test, faites attention à l'amplitude du signal, à la fréquence de l'horloge, à l'intersection de l'horloge différentielle, si le front montant est monotone, au dépassement, etc. La chose la plus importante dans le chronométrage, ce qui est le plus important à noter, c'est le réglage de l'heure et le maintien du temps.

Voici une introduction à la classification de l'alimentation DDR. IPCB est également fourni aux fabricants de PCB et à la technologie de fabrication de PCB.