L'actualité PCB - Règles de disposition DDR PCB

Règles de disposition de la carte PCB DDR

Dans le câblage de la carte PCB imprimée ordinaire, puisque le signal est un signal à faible vitesse, généralement sous la règle de câblage de base du principe de 3W, selon le flux du signal pour la connexion, généralement aucun problème ne se pose. Mais si le signal est supérieur à 100m, le câblage est très spécial. En raison du déploiement récent de signaux DDR avec des vitesses allant jusqu'à 300 m, je vais expliquer en détail les principes et les techniques de câblage des signaux DDR.

Les systèmes à grande vitesse utilisent généralement des signaux à basse tension, qui ont une faible tension et une petite oscillation, ce qui facilite l'augmentation de la vitesse et réduit la consommation d'énergie. Minimiser la résistance interne, par exemple en utilisant des plans électriques, des perforations multiples, des distances de câblage plus courtes et en utilisant des résistances pour diviser le signal à la fin de la transmission haute tension pour produire un signal de tension plus faible. Les tensions de signal des SDRAM, DDR - I, DDR - II et DDR - III sont inférieures à 1, ce qui les rend de plus en plus difficiles à stabiliser. Faites également attention à la puissance, si elle est insuffisante, la mémoire ne fonctionnera pas de manière stable. Les concepts d'intégrité du signal et de ligne de transmission sont une connaissance relativement spécialisée des systèmes et ne seront pas rappelés ici. Maintenant, même si vous ne comprenez pas les concepts d'intégrité du signal et de ligne de transmission, suivez les règles générales de base ci - dessous. Les panneaux de signalisation DDR haute vitesse déployés ne posent aucun problème.

1) DDR et puce de contrôle principale aussi près que possible. Toutes les paires de signaux différentiels dans un signal DDR haute vitesse doivent être strictement égales en longueur (une redondance maximale de 50 mils est autorisée) et toutes les lignes de signal et les lignes d'horloge ne doivent pas dépasser 2500 mils. Essayez 0 trous. Il doit y avoir une couche de terre bien mise à la terre sous la couche d'éléments et toutes les traces ne peuvent pas traverser la fente de terre, c'est - à - dire que la ligne de démarcation de la terre passant par la ligne de signal n'est pas visible de la couche d'éléments traversant la couche de terre. Dans ce cas, la DDR 400m est fondamentalement sans problème. Certaines autres règles 3W, 20h peuvent être appliquées autant que possible.

2) Groupe de signaux d'adresse et de commande: maintenir un plan de terre et d'alimentation complet. L'impédance caractéristique est contrôlée à 50 ½ 60°. La distance entre le Groupe de signaux de maintien et les autres signaux non DDR est d'au moins 20 mils. Le signal dans le Groupe doit correspondre à la longueur de la ligne d'horloge DDR et l'écart doit être d'au moins 500 mils. La valeur de la résistance d'adaptation série RS est de 0ï½33 et la valeur de la résistance d'adaptation parallèle RT doit être de 25ï½68. Les signaux de ce groupe ne doivent pas être dans la même ligne de résistance que le Groupe de signaux de données.

3) Groupe de signaux de contrôle: le Groupe de signaux de contrôle a le moins de signaux, seule l'horloge active et la puce sélectionne les deux signaux. Il est encore nécessaire d'avoir un plan de masse complet et un plan d'alimentation comme référence. La valeur de la résistance d'adaptation série RS est de 0 ½ 33 îlots et la valeur de la résistance de borne d'adaptation parallèle RT est de 25 ½ 68 îlots. Pour éviter la diaphonie, les signaux de ce groupe ne peuvent pas être dans la même ligne de résistances que les signaux de données.

4) Groupe de signaux de données: avec le plan de masse comme référence, fournir un plan de sol complet pour la boucle de signal. L'impédance caractéristique est contrôlée à 50 ½ 60°. La largeur de ligne peut être la même que la largeur du signal d'horloge. Séparation d'au moins 20 mils des autres signaux non DDR. La correspondance de longueur est définie en Byte Channel. La différence de longueur du signal de données DQ, du signal de sélection de données dqs et du signal de masquage de données DM dans chaque canal d'octets doit être contrôlée à ± 100 mil près (très important) et la différence de longueur du signal dans les différents canaux d'octets doit être contrôlée à 500 mil près. La résistance d'adaptation RS en série avec les DM et dqs adaptés est de 0 à 33 angströms et la résistance de borne d'adaptation RT en parallèle a une valeur de 25 à 68 angströms. Si la ligne de résistance est utilisée pour l'appariement, aucun autre signal DDR ne devrait être présent dans la ligne de résistance de données.

5) signal d'horloge: avec le plan de masse comme référence, fournir un plan de masse complet pour le câblage de l'ensemble de la boucle d'horloge et fournir un chemin de faible impédance pour le courant de boucle. Parce qu'il s'agit d'un signal d'horloge différentiel, la largeur et l'espacement des lignes doivent être prédéfinis avant le câblage et comprendre les exigences d'impédance différentielle du CPU, puis câbler en fonction de cette contrainte. Tous les signaux d'horloge différentielle DDR doivent être routés sur le plan de clé pour éviter la transition de couche en couche. La largeur de ligne et l'espacement différentiel doivent assurer le principe de 3W, l'impédance de ligne unique de la ligne de signal doit être contrôlée dans les îles 50 - 60, l'impédance différentielle doit être contrôlée dans les îles 100 - 120. La distance entre le signal d'horloge et les autres signaux doit être maintenue à au moins 20 mil * Pour éviter toute interférence avec les autres signaux. L'espacement entre les traces serpentines ne doit pas être inférieur à 20 mils. La valeur RS de la résistance de borne série est de 15ï½33 îlots et la valeur de la résistance de borne parallèle optionnelle RT est de 25ï½68 îlots. (lors de la conception du schéma, la valeur de la résistance de terminaison doit être connectée à la résistance)

6) le condensateur de découplage doit être placé près de la broche d'alimentation de la puce de la Section d'alimentation. Il devrait y avoir une couche d'alimentation séparée et une couche de terre pour que le signal revienne à faible résistance à proximité. L’alimentation électrique et la couche de mise à la terre doivent être perforées autant que possible pour s’assurer que les connexions électriques sont suffisamment bonnes et ouvertes.

Tant que les règles et techniques ci - dessus sont respectées, le signal DDR haute vitesse de Layout ne posera aucun problème. Dans le traitement isométrique de chaque signal, afin d'assurer une erreur admissible sur la longueur de ligne du signal, il est possible d'utiliser intentionnellement un traitement de chemin longue distance, typiquement une ligne serpentine pour le câblage. Nous voyons souvent le « câblage isométrique». En fait, l'égalité de longueur n'est pas une fin. Le but réel est de respecter le temps de réglage et de maintien, la même fréquence et la même phase, et l'échantillonnage est correct. L'isolongueur est le moyen le plus simple d'atteindre cet objectif et une analyse quantitative de la longueur de la ligne doit être effectuée. En termes de contrôle d'impédance caractéristique en ligne, l'épaisseur de la ligne doit généralement être requise, mais le processus de production et la constante diélectrique de chaque fabricant de plaques sont différents, il est donc nécessaire d'exiger que le fabricant de plaques contrôle l'impédance caractéristique de la ligne de signal.