Tecnología de PCB - Tutoriales de Transición de protel a Allegro

Con la creciente complejidad del diseño de PCB y la creciente demanda de diseño de PCB de alta velocidad, cada vez más diseñadores y equipos de diseño de PCB eligen plataformas y herramientas de diseño de cadence. Sin embargo, debido a la falta de herramientas de conversión directa de datos de protol a datos de cadena, cómo convertir los datos de diseño existentes basados es es en la Plataforma de cadena ha sido durante mucho tiempo un problema para los diseñadores durante el período de conversión de la plataforma.

Sobre la base de la realidad a largo plazo, combinada con las características de las herramientas existentes, se propone un método para convertir el esquema protol y el PCB en la Plataforma cadence.

1. herramientas utilizadas

A) protel dxp Sp2

B) Cadence Design systems, sociedad anónima capture CIS

C) Cadence Design systems, diseño orcad, sociedad anónima

D) Cadence Design systems, colección inc.layout2

E) Cadence Design systems, sociedad anónima Allegro

F) Cadence Design systems, sociedad anónima specctra

2. esquema protol de Cadence Design systems, Inc. capture CIS

Podemos usar las nuevas funciones de protel dxp Sp2 Para lograr la conversión del esquema de protel. Con esta función, podemos convertir directamente el esquema protel en capture cis.

Aquí, solo hemos propuesto algunas precauciones que se han resumido en la práctica.

1) cuando protel dxp exporta el archivo capture dsn, no exporta la información del paquete. En capture, veremos que el atributo PCB Footprint de todos los componentes está vacío. Esto requiere que agreguemos manualmente la información del embalaje al componente, que también es el trabajo más largo durante todo el proceso de conversión. Al agregar información de encapsulamiento, preste atención a mantener la consistencia del encapsulamiento con el diseño del PCB protel, así como las restricciones de Cadence a la denominación del encapsulamiento. Por ejemplo, la resistencia encapsulada como axial0.4 en protol se modificará a axial04 en la conversión de la Biblioteca encapsulada descrita más tarde. Esto se debe a que Cadence no permite el uso de "". Otro ejemplo es el conector db9 encapsulado como db9ra / F en protol, que se cambiará a db9raf. Por lo tanto, cuando agregamos información de paquete al componente en capture, debemos considerar estos cambios de nombre.

2) los pin ocultos o los números de pin de algunos dispositivos se pierden durante la conversión y deben añadirse a la captura utilizando el método de Edición de la biblioteca. Por lo general, los dispositivos que son propensos a perder el número de pin son dispositivos discretos, como resistencias y condensadores.

3) en el diseño jerárquico, los autobuses conectados entre módulos deben ser nombrados en capture. Incluso si tal bus ya ha sido nombrado en el diseño padre de protol, debe ser recreado en capture para garantizar la conexión.

4) para los equipos cuyo embalaje contiene varios componentes, preste atención a modificar su número de etiqueta. Por ejemplo, 74ls00, con dos puertas en protel, con los números de ubicación u8A y u8b. Esta información se perderá durante la conversión y necesita ser agregada nuevamente.

Básicamente notamos lo anterior, con la ayuda de protel dxp, podemos convertir el esquema de protel en capture. Además, esto también proporciona una forma para que la Biblioteca de símbolos esquemáticos protol existente se convierta en capture.

3. conversión de la Biblioteca de paquetes protel

Con el uso a largo plazo de protel para el diseño de pcb, siempre acumularemos una enorme Biblioteca de encapsulamiento protel probada en la práctica. Cuando la Plataforma de diseño cambia, cómo mantener esta biblioteca de paquetes siempre ha sido un dolor de cabeza. Aquí haremos el trabajo con orcad Layout y la herramienta gratuita Cadence layout2allegro.

1) colocar el paquete de PCB en un PCB vacío en protol y exportar el archivo de PCB en el formato protol PCB 2.8 ascii;

2) importar este archivo protol PCB 2.8 ASCII con orcad layout;

3) utilizar layout2allegro para convertir el archivo layoutmax generado en un archivo Allegro brd;

4) a continuación, utilizamos la función de exportación de Allegro para exportar la Biblioteca de paquetes y la Biblioteca pad, completando la conversión entre la Biblioteca de paquetes protel y allegro.

4. convertir protel PCB a Allegro

Sobre la base de los dos pasos anteriores, podemos convertir de protel PCB a allegro. Este proceso de conversión es más precisamente un proceso de reproducción de diseño. Copiaremos el diseño y el cableado del PCB protel en allegro.

1) pasar la tabla de red de formato Allegro generada por capture en el segundo paso a Allegro Brd como punto de partida de nuestro trabajo de copia;

2) en primer lugar, queremos reproducir el diseño del dispositivo. En protol se exporta el archivo de colocación y recogida, que contiene la ubicación completa del dispositivo, el ángulo de rotación y la información de la capa de colocación. Podemos convertirlo a un archivo de lugar de Allegro con una simple modificación manual. Importar este archivo de lugar en Allegro nos permite obtener el diseño.

3) para restaurar la información de cableado, se debe usar specctra como puente. En primer lugar, exportar desde protel el archivo specctra DSN que contiene información de cableado. Para este archivo dsn, debemos prestar atención a los siguientes 2 puntos:

4) el nombre de la capa en protel es diferente del nombre de la capa en allegro. Tenga en cuenta el uso de un editor de texto para hacer los cambios adecuados. Por ejemplo, las capas superior e inferior en protol son topayer y bottomlayer, mientras que en allegro, estas dos capas solían llamarse Top y bottom;

5) preste atención a comprobar la definición de agujero en specctra y agregue a las reglas de allegro. Definir agujeros en Allegro para exportar información de cableado desde specctra. Se pueden usar archivos de sesión, cableado y cableado. Se recomienda usar archivos de enrutamiento antes de importar la información de enrutamiento a nosotros y a los PCB Allegro que copian el diseño, y completamos la conversión protel de los PCB a Allegro brd.

El método de conversión de protel a Allegro

Con el rápido desarrollo de la industria de ti de hoy, los requisitos para los equipos de hardware son cada vez más altos. Los diseñadores de hardware se enfrentan al problema de cómo diseñar PCB de alta velocidad y alta densidad. Como dice el refrán, si los trabajadores quieren hacer bien su trabajo, primero deben afilar sus cuchillos. Es por eso que cada vez más diseñadores abandonan las herramientas de diseño de PCB de gama baja y eligen el software EDA de PCB de alto rendimiento proporcionado por empresas como cadence.

Pero este cambio inevitablemente traerá problemas como este o aquel. Debido a la exposición temprana y el uso, protol tiene un gran número de usuarios en china. Cuando eligieron la solución de PCB de alta velocidad de cadence, todos se enfrentaron al problema de cómo trasplantar el diseño protel al software de diseño de PCB de cadence.

Los problemas encontrados en este proceso se pueden dividir aproximadamente en dos tipos: uno es que el diseño no es muy complejo, y los diseñadores solo quieren utilizar la poderosa función de cableado automático de Cadence CCT para completar el trabajo de cableado; La otra es que el diseño es complejo, y los diseñadores deben confiar en herramientas de análisis de relación señal - ruido para simular el diseño de relación señal - ruido y establecer la topología de cableado de la red.

Para el primer caso, el trabajo de conversión a hacer es relativamente simple, y puede hacerlo utilizando las herramientas de conversión de protol a CCT proporcionadas por protol o cadence. Para el segundo caso, el trabajo a hacer es relativamente complejo, y a continuación se describen brevemente los métodos de esta conversión.

El objeto de análisis de la herramienta de análisis de relación señal - ruido de Cadence es el archivo Brd de Cadence allegro, que puede leer tablas de red de terceros que cumplan con sus requisitos. La tabla de red de formato telexis exportada por protel cumple con los requisitos de Allegro para la tabla de red de terceros, por lo que puede inyectar el archivo protel en allegro.

Aquí hay dos puntos que requieren la atención de los lectores. En primer lugar, las tablas de red de terceros de Allegro no permiten el uso de "". En segundo lugar, en protol, utilizamos la forma de basnombre [0: n] para representar el bus, y la forma de basnombre [x] para representar las señales en el bus. La señal en el bus en la tabla de red de terceros de Allegro se representa como Bas namex. Los lectores pueden resolver estos problemas modificando directamente la tabla de red telexis exportada por protel.

Allegro también necesita el archivo de descripción del dispositivo device.txt para cada tipo de dispositivo al inyectar una tabla de red de terceros. Su formato es el siguiente:

Embalaje: tipo de embalaje

Clase: tipo de clase

Pinmount: número total de agujas

Fijo:...

Los proyectos comunes son package, class y pinmount. Package describe el paquete del dispositivo, pero Allegro usará la entrada Package en la tabla de red e ignorará esta entrada en el archivo de descripción del dispositivo al inyectar la tabla de red. Class determina el tipo de dispositivo utilizado para el análisis de la relación señal - ruido. Cadence divide los dispositivos en tres categorías: ic, Io y Disco. Pinmount indica el número de pines en el dispositivo. Para la mayoría de los dispositivos, es suficiente incluir estos tres elementos en el archivo device.txt.

A través de la tabla de red de terceros y el archivo de descripción del equipo, podemos reemplazar el diseño esquemático en protel por el software de diseño de PCB de Cadence en forma de tabla de red. Luego, los diseñadores pueden usar el software de PCB Cadence para diseñar PCB de alta velocidad y alta densidad. Esta potente función completa su propio diseño.

Archivos * fp1, * fp2;

:: afxmesagebox ("hola");

FP1 = fopen ("pick.txt", "rt");

If (fp1 = = null):: afxmesagebox ("no se puede abrir el archivo!!);

Fp2 = fopen ("place.txt", "wt");

If (fp2 = = null):: afxmesagebox ("no se puede crear archivo!!);

Char Reference [5], Model [5];

Flotante midx, midy, refx, refy, padx, paddy, rotación;

El carácter tb [1];

Char TMP = ";

Fprintf (fp2, "% sn", "¿ guión de allegro");

Fprintf (fp2, "% sn", "versión 13.6");

Fprintf (fp2, "% sn", "referencia de ubicación");

Mientras (¡ feof (fp1))

Fscanf (fp1, "% s", referencias);

Fscanf (fp1, "% s", modo);

Fscanf (fp1, "% f", & midx);

Fscanf (fp1, "% f", & midy);

Fscanf (fp1, "% f", & refx);

Fscanf (fp1, "% f", & refy);

Fscanf (fp1, "% f", & padx);

Fscanf (fp1, "% f", & paddy);

Fscanf (fp1, "% s", tb);

Fscanf (fp1, "% f", & rotación);

Fprintf (fp2, "rellenar% c% s% cn", tmp, refdes, tmp);

If (rotación! ¡ 0) (...)

Fprintf (fp2, "rotación");

Fprintf (fp2, "iangle% fn", rotación);

);

Char yy = tb [0];

Si (yy = 't') fprintf (fp2, "pop mirrorn");

Fprintf (fp2, "pick% f% f n", padx, pady);

Fprintf (fp2, "siguiente n");

);

Fprintf (fp2, "hecho");

Fclose (fp1);

Fclose (fp2);

Lo anterior presenta brevemente el método de conversión de protol a allegro, con la esperanza de ayudar al diseño del lector.