Tecnología de PCB - Introducción y análisis de la nueva tecnología de embalaje microelectrónico

1. Introducción

La industria de circuitos se ha convertido en la clave del desarrollo de la economía nacional, and integrated circuit Diseño, Industria manufacturera, El embalaje y la prueba son los tres pilares de la industria de circuitos integrados. Este es el consenso entre los dirigentes y la industria a todos los niveles. El paquete microelectrónico no sólo afecta directamente al rendimiento eléctrico, Motorizado, Visual, Y el rendimiento térmico del circuito integrado, Y afecta su fiabilidad y costo. También determina la miniaturización, Multifunción, Fiabilidad y costo, Cada vez más pEronas prestan atención a los envases microelectrónicos, En el país y en el extranjero se encuentra en una fase de desarrollo vigoroso. Este artículo trata de revisar el rápido desarrollo de la nueva tecnología de empaquetado microelectrónico desde la década de 1990., including ball array packaging (BGA), chip size packaging (CSP), wafer level packaging (WLP), three-dimensional packaging (3.D) and System packaging (SIP) and other technologies. Introducir su situación actual de desarrollo y características técnicas. Al mismo tiempo, Se describe el concepto de paquete microelectrónico de tres niveles.. Se presentan algunas reflexiones y sugerencias sobre el desarrollo de nuevas tecnologías de embalaje microelectrónico en China.. Este artículo trata de revisar el rápido desarrollo de la nueva tecnología de empaquetado microelectrónico desde la década de 1990., including ball array packaging (BGA), chip size packaging (CSP), wafer level packaging (WLP), three-dimensional packaging (3D) and System packaging (SIP) and other technologies. Introducir su situación actual de desarrollo y características técnicas. Al mismo tiempo, Se describe el concepto de paquete microelectrónico de tres niveles.. Se presentan algunas reflexiones y sugerencias sobre el desarrollo de nuevas tecnologías de embalaje microelectrónico en China..

Paquete microelectrónico de tres niveles

Para el paquete microelectrónico, primero debemos describir el concepto de paquete de tres niveles. En general, el paquete microelectrónico se divide en tres niveles. El llamado primer nivel de empaquetado es el empaquetado de uno o más chips de CI después de la División de la oblea de semiconductores en una form a apropiada de empaquetado, y el uso de Unión de plomo (WB) y cinta portadora para el área de soldadura del CHIP y el pin externo del empaquetado. Conecte el enlace automático (Tab) y el enlace flip - chip (FCB) para que sean componentes o componentes electrónicos con funciones prácticas. El primer nivel incluye dos tipos: módulo de un solo chip (SCM) y módulo de múltiples chips (MCM). El tercer nivel de embalaje es a través de la selección de la capa, la conexión de enchufe o placa de circuito flexible para conectar el producto de embalaje de la segunda etapa con la placa base, formando un paquete tridimensional, formando un sistema completo. Este nivel de embalaje debe incluir conectores y conjuntos laminados, placas de circuitos flexibles y otros materiales relacionados, técnicas de diseño y montaje. Este nivel también se llama sistema en paquete. El llamado paquete microelectrónico es un concepto general, que incluye todo el contenido técnico del paquete unipolar al paquete tripolar. Debemos poner nuestros conocimientos actuales en la órbita de los envases microelectrónicos internacionales, que no sólo son beneficiosos para el intercambio de tecnología entre la industria de envases microelectrónicos de nuestro país y el extranjero, sino también para el desarrollo de los envases microelectrónicos de nuestro país.

3 Nueva tecnología de empaquetado microelectrónico

La historia del paquete IC se divide en tres etapas. La primera etapa antes de la década de 1970 fue principalmente el embalaje de cajas. Incluye el paquete de metal redondo original (tipo to), el paquete de cerámica de doble fila en línea (cdip), el paquete de cerámica de vidrio de doble fila en línea (cerdip) y el paquete de plástico de doble fila en línea (PDIP). En particular, PDIP se ha convertido en el principal producto debido a su excelente rendimiento, bajo costo y producción a gran escala. En la segunda fase, después de la década de 1980, el paquete de cuatro hilos montado en superficie es el paquete principal. En ese momento, la tecnología de montaje de superficie se llamaba una revolución en el campo del embalaje electrónico y se desarrolló rápidamente. En consecuencia, muchas formas de embalaje adecuadas para la tecnología de montaje de superficie, como el embalaje de chips de plomo de plástico (plcc), el embalaje de cuatro planos de plástico (pqfp), el embalaje de forma pequeña de plástico (psop) y el embalaje de cuatro planos sin plomo, Etc.., han surgido y Se han desarrollado rápidamente. Pqfp se convirtió en el producto líder en este período debido a su alta densidad, pequeño espacio de plomo, bajo costo y adecuado para la instalación de superficie. La tercera etapa, después de la década de 1990, es principalmente la forma de encapsulación de la matriz de área. El sustrato multicapa de película fina MCM (MCM - d), la placa de circuito impreso multicapa de plástico MCM (MCM - l) y el sustrato de película gruesa MCM (MCM - C / d).

Paquete 3.13d

Hay tres tipos principales de encapsulación 3D: encapsulación 3D incrustada. En la actualidad, hay tres maneras principales: una es "incrustar" componentes R, c o IC en varios sustratos o capas dieléctricas de cableado multicapa, y luego instalar SMC y SMD en la capa superior para realizar el embalaje 3D, esta estructura se llama embalaje 3D integrado; El segundo es implementar el cableado multicapa en el sustrato activo después de la integración a nivel de obleas de silicio (wsl), y luego instalar SMC y SMD de nivel superior para formar un paquete 3D. Esta estructura se llama paquete 3D de sustrato activo. El tercer tipo se basa en paquetes bidimensionales apilando múltiples chips desnudos, chips empaquetados, componentes multichip e incluso chips. Interconectar para formar un paquete tridimensional. Esta estructura se llama embalaje 3D apilado. De estos tipos de paquetes 3D, el crecimiento más rápido es apilar paquetes de chips desnudos. Hay dos razones. En primer lugar, el enorme mercado de teléfonos móviles y otros productos de consumo requiere un aumento de la funcionalidad y una reducción del espesor del paquete. En segundo lugar, el proceso utilizado es básicamente compatible con el proceso tradicional, y puede ser producido por lotes y puesto en el mercado rápidamente después de la mejora. Según prismarks, las ventas mundiales de teléfonos móviles aumentarán de 393 millones en 2001 a 785 millones a 1.140 millones en 2006, con una tasa de crecimiento anual del 15% al 24%. Por lo tanto, se estima que los paquetes de chips desnudos apilados aumentarán entre un 50% y un 60% entre ahora y 2006. La figura 6 muestra la apariencia de los paquetes de chips desnudos apilados. Su nivel actual y su tendencia al desarrollo se muestran en el cuadro 3.

Hay dos maneras de apilar un paquete de chips desnudos. Uno es piramidal, en el que el tamaño del chip desnudo comienza en la parte inferior cada vez más pequeño; El otro es un tipo de voladizo en el que los chips apilados son del mismo tamaño. En los primeros días de la aplicación de teléfonos móviles, los paquetes de chips desnudos apilados apilan principalmente memoria flash y SRAM juntos. Actualmente, Flash, DRAM, IC lógico e IC analógico se pueden apilar juntos. Las tecnologías clave involucradas en la pila de paquetes de chips desnudos son las siguientes. 1. Tecnología de adelgazamiento de obleas, debido a que los teléfonos móviles y otros productos necesitan un embalaje cada vez más delgado, el espesor actual del embalaje es inferior a 1,2 mm o incluso 1,0 mm. El número de chips apilados está aumentando, por lo que los chips deben adelgazarse. Los métodos de adelgazamiento de obleas incluyen molienda mecánica, grabado químico o ADP (plasma atmosférico aguas abajo). El adelgazamiento mecánico suele ser de aproximadamente 150 μm. El grabado plasmático puede alcanzar 100 μm y se está desarrollando un proceso de adelgazamiento de 75 - 50206e μm. 2. Soldadura de arco bajo, ya que el espesor del chip es inferior a 150. En la actualidad, la altura normal del arco de Unión del alambre de oro de 25 ¼m es de 125.206 e ¼m, pero después del proceso de optimización de la Unión del alambre inverso, la altura del arco puede llegar a 75.206 b ¼m o menos. Al mismo tiempo, la tecnología de Unión de plomo inverso necesita añadir tecnología de flexión para asegurar la brecha entre las diferentes capas de Unión. 3. La tecnología de Unión de plomo en el haz de voladizo, cuanto más largo es el haz de voladizo, mayor es la deformación del CHIP en el proceso de unión, por lo que debe optimizarse el diseño y la optimización. Proceso 4. Tecnología de producción de obleas; 5. No Swing (nosweep) forming Technology of Bonded Wire. La probabilidad de cortocircuito aumenta debido a la mayor densidad de la línea de unión, la longitud más larga y la forma más compleja. El uso de compuestos de moldeo de baja viscosidad y la reducción de la velocidad de transferencia de los compuestos de moldeo ayudan a reducir la oscilación de la línea de Unión. En la actualidad, se ha inventado la tecnología de conformación de cables de unión sin oscilación (nosweep).

3.2 bulb Array Packaging (bga)

La matriz de paquetes (bga) es un nuevo tipo de paquete desarrollado en el mundo a principios de la década de 1990.

Los terminales de E / s encapsulados bga se distribuyen bajo el paquete en forma de juntas de soldadura circulares o cilíndricas. La ventaja de la tecnología bga es que aunque el número de pines de E / s ha aumentado, el espaciamiento de los pines no ha disminuido, sino que ha aumentado. Mejorar el rendimiento del montaje; Aunque el consumo de energía de bga aumenta, puede ser soldado por el método de plegado controlado, que puede mejorar su rendimiento electrotérmico. En comparación con las técnicas de embalaje anteriores, el espesor y el peso se reducen; Los parámetros parasitarios se reducen, el retardo de transmisión de la señal es pequeño y la frecuencia de uso se mejora en gran medida. Los componentes pueden ser soldados coplanares con alta fiabilidad.

Las principales ventajas de este bga son: 1. Mejor rendimiento eléctrico: bga utiliza bolas de soldadura en lugar de cables de plomo, lo que resulta en una trayectoria corta de alambre de plomo, reduciendo el retraso del pin, resistencia, Capacitancia e Inductancia; 2. Alta densidad de embalaje; Debido a que las bolas de soldadura están dispuestas en todo el plano, el número de alfileres es mayor para la misma área. Por ejemplo, cuando la distancia entre las bolas de soldadura es de 1 mm, el bga de 31 mm de longitud lateral tiene 900 Pines. En comparación, el qfp de 32 mm de longitud lateral y 0,5 mm de distancia entre los pines tiene sólo 208 Pines. 3. La distancia de la sección bga es de 1,5 mm, 1,27 mm, 1,0 mm, 0,8 mm, 0,65 mm y 0,5 mm, respectivamente, y es totalmente compatible con la tecnología y el equipo de instalación de superficie existentes y más fiable; 4. La tensión superficial de la soldadura durante la fusión es el efecto de auto - alineación, que evita la pérdida de deformación del plomo de embalaje tradicional y mejora en gran medida el rendimiento de montaje; 5. El PIN bga es firme y fácil de transferir; 6. La forma de plomo de la bola de soldadura también se aplica a los componentes multichip y el embalaje del sistema. Por lo tanto, bga tiene un desarrollo explosivo. Debido a los diferentes materiales del sustrato, bga incluye el paquete de matriz de bolas de plástico (pbga), el paquete de matriz de bolas de cerámica (cbga), el paquete de matriz de bolas portadoras (tbga), el paquete de matriz de bolas de radiador (ebga), el paquete de matriz de bolas de Metal (mbga), el paquete de matriz de bolas de disipador de calor. Flip chip Ball Array Package (fcbga. Pqfp se puede aplicar a la instalación de la superficie, esta es su principal ventaja. Sin embargo, cuando la distancia entre los cables de pqfp alcanza 0,5 mm, su tecnología de montaje es compleja y aumentará. En aplicaciones con un número de cables de más de 200 y un tamaño de paquete de más de 28 mm cuadrados, el paquete bga inevitablemente reemplazará al pqfp. Fcbga es la más prometedora entre los tipos de paquetes bga mencionados anteriormente. Como el paquete bga de más rápido crecimiento, tomemos como ejemplo la tecnología de proceso y los materiales de bga. Además de todas las ventajas de bga, fcbga también tiene: 1. Excelente rendimiento térmico, puede instalar radiador en la parte posterior del chip; 2. Alta fiabilidad, debido al embalaje bajo el chip, la función de fcbga mejora en gran medida la vida de fatiga de fcbga; 3. Tiene una fuerte reutilizabilidad.

Dado que otros componentes ya están instalados en la placa de montaje de superficie, debe utilizarse una pequeña plantilla específica bga. El espesor de la plantilla y el tamaño de la abertura deben determinarse en función del diámetro y la distancia de la bola. Después de imprimir, debe comprobar la calidad de impresión. Si no es aceptable, el PCB debe limpiarse. Limpie y seque y vuelva a imprimir. Para CSP con un espaciamiento de bolas de 0,4 mm o menos, no se necesita pasta de soldadura, por lo que no se necesita plantilla de mecanizado para volver a trabajar. El flujo de pasta de soldadura se aplica directamente a la almohadilla de PCB. Coloque el PCB que necesita ser eliminado en el horno de soldadura, presione el botón de retorno, espere a que la máquina siga el procedimiento establecido, pulse el botón de entrada y salida cuando la temperatura sea más alta, utilice la pluma de succión de vacío para eliminar el componente que desea eliminar, el PCB se puede enfriar.

Las tecnologías clave involucradas en fcbga incluyen la tecnología de fabricación de chips salientes, la tecnología de unión flip - chip, la tecnología de fabricación de PCB multicapa (incluyendo sustrato cerámico multicapa y sustrato de resina BT), la tecnología de llenado de fondo de chips, la tecnología de Unión de bolas de soldadura y la tecnología de unión de placas de disipación de calor, etc. Los materiales de embalaje incluyen principalmente las siguientes categorías. Materiales salientes: au, pbsn, ausn, etc.; Material metalizado bajo bulto: al / Niv / Cu, ti / NI / cu o ti / W / AU; Materiales de soldadura: soldadura pbsn, soldadura sin plomo; Material de sustrato multicapa: sustrato cerámico de alta temperatura (htcc), sustrato cerámico de baja temperatura (ltcc), sustrato de resina BT; Material de relleno inferior: resina líquida; Adhesivo conductor de calor: silicona; Radiador: cobre.

3.3 paquete de tamaño de chip (CSP)

El paquete CSP se refiere al paquete a nivel de chip. La última generación de tecnología de empaquetado de chips de memoria para el empaquetado CSP mejora su rendimiento técnico. El paquete CSP puede hacer que la relación entre el área del CHIP y el área del paquete supere 1: 1.14, muy cerca de la situación ideal de 1: 1. El tamaño absoluto es de sólo 32 mm cuadrados, aproximadamente 1 / 3 de la bga normal, sólo equivalente. Es 1 / 6 del área del chip de memoria tsop. En comparación con el paquete bga, el paquete CSP puede triplicar la capacidad de almacenamiento en el mismo espacio.

El paquete de tamaño de chip (CSP) y bga son productos de la misma época, que son el resultado de la miniaturización y portabilidad de toda la máquina. La definición de CSP de jedec en los Estados Unidos es que el área de paquete de chips LSI inferior o igual al 120% de la superficie de chip LSI se llama CSP. Dado que muchos CSP adoptan la forma de bga, las autoridades de la industria del embalaje han sostenido en los últimos dos años que el espaciamiento de la bola de soldadura es mayor o igual a 1 mm de bga y menos de 1 mm de CSP. Debido a que el CSP tiene ventajas más prominentes: 1. Tiene un tamaño aproximado de chip de embalaje ultra - pequeño; 2. Protección del chip desnudo; 3. Excelentes propiedades eléctricas y térmicas; 4. Alta densidad de embalaje; 5. Fácil de probar y envejecer; 6. Fácil de soldar, instalar, reparar y reemplazar. Por lo tanto, a mediados del decenio de 1990 se produjo un desarrollo de gran envergadura, con una tasa de crecimiento anual de aproximadamente el doble. Debido a que el CSP se encuentra en una fase de desarrollo vigoroso, su tipo es limitado. Por ejemplo, CSP de sustrato rígido, CSP de sustrato flexible, CSP de marco de plomo, CSP de microformación, CSP de matriz de almohadillas, micro bga, portador de chip saliente (BCC), CSP de qfn y CSP de pila de chips, y CSP de nivel de oblea (wlcsp), etc. el espacio de plomo de CSP es generalmente inferior a 1,0 mm, incluyendo 1,0 mm, 0,8 mm, 0,65 mm, 0,5 mm, 0,4 mm, 0,3 mm y 0,25 mm. La tabla 2 muestra la serie CSP.

Por lo general, el CSP corta el chip en un solo chip IC y luego implementa el paquete de backend, mientras que el wlcsp es diferente. Todos o la mayoría de los pasos del proceso se completan en la oblea de silicio que completa el proceso anterior, y finalmente la oblea se corta directamente en un dispositivo independiente. Por lo tanto, este tipo de embalaje también se llama embalaje a nivel de oblea (wlp). Por lo tanto, además de las ventajas comunes de CSP, también tiene ventajas únicas: 1. Alta eficiencia de procesamiento de paquetes, puede procesar múltiples chips al mismo tiempo; 2. Tiene las ventajas del paquete flip - chip, que es ligero, Delgado, corto y pequeño; 3. En comparación con el proceso anterior, sólo se añadieron dos procesos, a saber, el rediseño del Pin (RDL) y la producción de bultos, y los demás son procesos tradicionales; 4. Reducir el número de pruebas en el embalaje tradicional. Por lo tanto, las grandes empresas de embalaje de CI del mundo han invertido en el desarrollo y la producción de este tipo de wlcsp. La desventaja de wlcsp es que el número actual de PIN es bajo, no hay estandarización y el costo es alto.

El PIN central del chip de memoria empaquetado CSP acorta eficazmente la distancia de transmisión de la señal y reduce su atenuación en consecuencia. El rendimiento anti - interferencia y anti - ruido del chip también se puede mejorar en gran medida, lo que hace que el tiempo de acceso del CSP 15 sea mejor que bga% - 20%. En el método de embalaje CSP, las partículas almacenadas se soldan a la placa de PCB a través de una bola de soldadura. Debido a que el área de contacto entre la Junta de soldadura y el tablero de PCB es grande, el calor generado por el chip de memoria se puede transferir fácilmente al PCB durante la operación. En el tablero y irradiar. El paquete CSP se puede ver por la disipación de calor y la buena eficiencia térmica. La resistencia térmica de CSP es de 35℃ / W, mientras que la de tsop es de 40℃ / W.

La tecnología CSP se presenta en el proceso de actualización de productos electrónicos. El objetivo es reemplazar los chips más pequeños con chips más grandes (más funcionales, más potentes y más complejos). Su embalaje ocupa la placa de circuito impreso. El área permanece igual o menor. Debido al pequeño y delgado paquete de productos CSP, se utiliza rápidamente en dispositivos electrónicos portátiles. En agosto de 1996, Sharp comenzó a producir productos CSP a gran escala. En septiembre de 1996, Sony comenzó a ensamblar cámaras con productos CSP de ti y NEC. En 1997, los Estados Unidos también comenzaron a producir productos CSP, hay docenas de empresas en el mundo para proporcionar productos CSP. Productos CSP hay más de 100 variedades. No.

Además de la tecnología de deposición metálica, la tecnología de litografía y la tecnología de grabado, las tecnologías clave involucradas en wlcsp incluyen la tecnología de re - cableado (RDL) y la tecnología de producción de salientes. Por lo general, las almohadillas de plomo en el chip se colocan en una capa cuadrada de aluminio alrededor del núcleo del tubo. Para que wlp se adapte a un amplio espaciamiento de almohadillas en el paquete SMT de segunda etapa, estas almohadillas deben redistribuirse de tal manera que las almohadillas se separen a través de la disposición periférica del CHIP y se cambien a la disposición de la matriz en la superficie activa del chip, lo que requiere tecnología de redirección (RDL). Las técnicas de fabricación de bultos de soldadura pueden utilizar galvanoplastia, recubrimiento electrolítico, evaporación, colocación de bolas e impresión de pasta de soldadura. En la actualidad, el método de galvanoplastia sigue siendo el método más común, seguido por el método de impresión de pasta de soldadura. Los materiales UBM en el re - cableado son al / Niv / Cu, t1 / cu / ni o ti / W / AU. Los materiales dieléctricos utilizados son BCB fotosensible (benzociclobuteno) o Pi (poliimida), como au, pbsn, ausn, in, etc.

3.4 paquete del sistema (SIP)

Por lo general, hay dos métodos para realizar la función del sistema de integridad electrónica. Uno es el sistema on - chip (SOC). Es decir, la función del sistema electrónico completo se realiza en un solo chip; El otro es el sistema en el paquete, llamado sip. Es decir, la función de todo el sistema se realiza mediante encapsulación. Académicamente, estas son dos rutas tecnológicas, al igual que los circuitos integrados monolíticos y los circuitos integrados híbridos, cada una con sus propias ventajas, cada una con su propio mercado de aplicaciones. La tecnología y las aplicaciones se refuerzan mutuamente. El autor piensa que SOC se utiliza principalmente para productos de alto rendimiento con un largo período de aplicación, mientras que SIP se utiliza principalmente para productos de consumo con un corto período de aplicación.

Una característica importante del SIP es que no define el tipo de sesión a establecer, sino sólo cómo administrar la sesión. Con esta flexibilidad, esto significa que sip puede ser utilizado en muchas aplicaciones y servicios, incluyendo juegos interactivos, música y vídeo a petición, as í como conferencias de voz, vídeo y web. Los mensajes SIP se basan en texto, por lo que son fáciles de leer y depurar. La programación de nuevos servicios es más simple e intuitiva para los diseñadores. Sip reutiliza la descripción del tipo MIME como un cliente de correo electrónico, por lo que las aplicaciones relacionadas con la sesión se pueden iniciar automáticamente. Sip reutiliza algunos servicios y protocolos de Internet relativamente maduros existentes, como DNS, RTP, rsvp, etc.

Sip es más flexible, extensible y abierto. Inspiró a Internet, redes ip fijas y móviles a lanzar una nueva generación de servicios. Sip puede completar el mensaje de red en múltiples PC y teléfono y simular la sesión de Internet.

Sip utiliza tecnología madura de ensamblaje e interconexión para integrar varios circuitos integrados (por ejemplo, circuitos CMOS, circuitos Gaas, circuitos sige o dispositivos optoelectrónicos, dispositivos MEMS) y componentes pasivos (por ejemplo, condensadores e inductores) en el paquete para lograr la integración. Función del sistema de máquinas. Sus principales ventajas incluyen: 1. Utilizar los componentes comerciales existentes para reducir los costos de fabricación; 2. El tiempo de entrada del producto en el mercado es corto; 3. Mayor flexibilidad tanto en el diseño como en el proceso; 4. La integración de diferentes tipos de circuitos y componentes es relativamente fácil de realizar. El módulo de integración de un solo nivel desarrollado por el Instituto de tecnología de Georgia es un representante típico del SIP. Una vez terminado el proyecto, la eficiencia, el rendimiento y la fiabilidad del embalaje se incrementarán en 10 veces y el tamaño y el costo se reducirán en gran medida. Los objetivos previstos para 2010 incluyen: una densidad de cableado de 6.000 CM / Centímetro cuadrado; La densidad térmica alcanza 100W / cm2; La densidad del componente alcanza 5000 / cm2; La densidad de E / s alcanza 3000 / cm2.

Aunque sip sigue siendo una nueva tecnología, todavía no está madura, pero sigue siendo una tecnología prometedora. Esto puede ser un atajo para desarrollar un sistema completo, especialmente en China.

4. Ideas y sugerencias

Frente al vigoroso desarrollo de la situación de los envases microelectrónicos en el mundo, el análisis de la situación actual de nuestro país, debemos pensar profundamente en algunos problemas.

Se presta gran atención a la integración vertical del paquete microelectrónico de tres niveles. Debemos tomar el sistema electrónico como el líder, influir en el embalaje primario, secundario y terciario, ocupar el mercado, mejorar los beneficios económicos y el desarrollo sostenible. Sobre la base de esta consideración, propusimos que el teléfono móvil y el radar se utilizaran como plataforma tecnológica para desarrollar el paquete microelectrónico en China.

En segundo lugar, se asigna gran importancia a la integración cruzada de diferentes esferas y tecnologías. El cruce y la fusión de diferentes materiales producen nuevos materiales; El cruce y la fusión de diferentes tecnologías han dado lugar a nuevas tecnologías; La intersección y la fusión de diferentes campos han dado lugar a nuevos campos. En el pasado, había muchos intercambios en la misma industria, pero los intercambios en diferentes industrias no eran suficientes. Debemos desempeñar plenamente el papel de las sucursales del Instituto de investigación electrónica y organizar activamente esos intercambios técnicos.

3. El embalaje microelectrónico y los productos electrónicos son inseparables. Se ha convertido en la tecnología clave que restringe el desarrollo de productos electrónicos e incluso sistemas. Es una de las tecnologías avanzadas de fabricación en la industria electrónica. Quien lo domine, dominará el futuro de los productos y sistemas electrónicos.

4., Paquete microelectrónico Debe seguir el ritmo de los tiempos para desarrollarse. La historia de los envases microelectrónicos internacionales lo demuestra.. Cómo avanzar con los tiempos en el embalaje microelectrónico en China? La tarea más urgente es estudiar la estrategia de desarrollo del paquete microelectrónico en China y formular un plan de desarrollo.. En segundo lugar, optimizar el sistema de investigación científica y producción de envases microelectrónicos en China. En tercer lugar, promover activamente y desarrollar vigorosamente la tecnología original que pertenece a la propiedad intelectual independiente de China.