Fabricación de PCB de precisión, PCB de alta frecuencia, PCB multicapa y montaje de PCB.
Es la fábrica de servicios personalizados más confiable de PCB y PCBA.
Coloque el condenSador de desacoplamiento directamente en el Embalaje de circuitos integrados Capaz de Controlar eficazmente Interferencia electromagnética Y mejorar la integridad de la señal. Este artículo comienza con la encapsulación interna del CI, Análisis Interferencia electromagnética Y Circuito integrado encapsulado en Interferencia electromagnética Control, A continuación, se proponen 1.1 Interferencia electromagnética Reglas de diseño de Control, Incluir selección de paquetes, Consideración de la estructura del Pin, Controlador de salida y condensador de desacoplamiento Diseño Métodos, Etc.., Ayuda Diseño Los ingenieros eligen el chip IC más adecuado Diseño Hacer lo mejor Interferencia electromagnética Propiedades inhibitorias. Nivel del sistema existente Interferencia electromagnética Control technologies include:
El circuito está encapsulado en la Caja Faraday (tenga en cuenta que el paquete mecánico que contiene el circuito debe estar sellado) para realizar el blindaje Interferencia electromagnética;
Adoptar la tecnología de filtrado y atenuación en el tablero de circuitos o puerto de E / S del sistema para realizar el control del IME;
El campo eléctrico y el campo magnético del Circuito de corriente están estrictamente protegidos, o la tecnología de diseño apropiada se utiliza en el tablero de circuitos, y la Capacitancia e Inductancia (auto - blindaje) de la traza de Placa de circuito impreso y la capa de circuito se controlan estrictamente, mejorando así el rendimiento del IME.
El control del IME suele requerir una combinación de estas técnicas. En general, cuanto más cerca esté la fuente del IME, menor será el costo de realizar el control del IME. El chip IC en Placa de circuito impreso es la fuente de energía más importante del IME. Por lo tanto, si usted tiene una visión más profunda de las características internas de los chips IC, usted puede simplificar el control del IME en el diseño de Placa de circuito impreso y a nivel de sistema.
Placa de circuito impreso Board-Cantidad Nivel del sistema Diseño Los ingenieros generalmente piensan Interferencia electromagnética Fuente they can reach is the Placa de circuito impreso. Visiblemente, En Placa de circuito impreso Diseño level, Se puede hacer mucho para mejorar Interferencia electromagnética. Sin embargo,, Considerar Interferencia electromagnética control, Diseño El ingeniero debe considerar en primer lugar la elección del chip IC. Algunas características de los circuitos integrados, Como el tipo de embalaje, Tensión de sesgo, and chip process technology (such as CMOS, Ecl, TTL), Etc.., Tiene una gran influencia en la interferencia electromagnética.. Este artículo se centrará en estos problemas y discutirá los efectos de IC en Interferencia electromagnética control.
1. Fuentes de interferencia electromagnética
La frecuencia de la señal de Onda cuadrada generada en la salida no es el único componente de frecuencia que causa Interferencia electromagnética durante la transición de la lógica alta a la lógica baja o de la lógica baja a la lógica alta. La Onda cuadrada contiene un amplio rango de frecuencias de componentes armónicos sinusoidales, que constituyen los componentes de frecuencia del IME que preocupan a los ingenieros. La frecuencia Interferencia electromagnética más alta, también conocida como ancho de banda de transmisión Interferencia electromagnética, es una función del tiempo de subida de la señal en lugar de la frecuencia de la señal. La fórmula para calcular el ancho de banda de transmisión del IME es: f = 0,35. / TR
Donde F es la frecuencia, la unidad es GHz; Tr es el tiempo de subida o caída de la señal en Ns (nanosegundos).
De la fórmula anterior no es difícil ver que si la frecuencia de conmutación del circuito es de 50 MHz, el tiempo de subida del chip IC utilizado es de 1 ns, entonces la frecuencia máxima de transmisión Interferencia electromagnética del circuito será de 350 MHz, mucho mayor que la frecuencia de conmutación del circuito. Si el tiempo de subida del CI es de 500 ps, la frecuencia máxima de transmisión Interferencia electromagnética del circuito será de hasta 700 MHz. Es bien sabido que cada valor de tensión en el circuito corresponde a una corriente, y cada corriente tiene un voltaje correspondiente. Cuando la salida del CI cambia de alta lógica a baja lógica o baja lógica a alta lógica, el voltaje de la señal y la corriente de la señal generan campos eléctricos y magnéticos cuya frecuencia más alta es el ancho de banda de transmisión. La intensidad del campo eléctrico y magnético y el porcentaje de radiación externa no sólo dependen del tiempo de subida de la señal, sino también del control de la Capacitancia y la Inductancia en la trayectoria de la señal entre la fuente de la señal y el punto de carga. Aquí, la fuente de señal se encuentra en el Placa de circuito impreso, el IC se encuentra dentro del tablero, y la carga se encuentra dentro de otros IC. Estos ci pueden o no estar en el Placa de circuito impreso. Para controlar eficientemente el IME, no sólo debemos prestar atención a la Capacitancia e Inductancia del chip IC, sino también a la Capacitancia e Inductancia existentes en el Placa de circuito impreso.
Cuando el acoplamiento entre el voltaje de la señal y el circuito de la señal no es estrecho, la Capacitancia del circuito se reducirá, por lo que la inhibición del campo eléctrico se debilitará, aumentando así el Interferencia electromagnética. La corriente en el circuito también tiene la misma situación, si el acoplamiento de corriente entre los mismos circuitos es pobre, inevitablemente aumentará la Inductancia en el circuito, aumentando así el campo magnético, y finalmente conducirá al aumento del IME. En otras palabras, el control diferencial del campo eléctrico generalmente conduce a la supresión diferencial del campo magnético. Las medidas para controlar los campos electromagnéticos en un tablero de circuitos son generalmente similares a las medidas para suprimir los campos electromagnéticos en un paquete IC. Al igual que el diseño de Placa de circuito impreso, el diseño de paquetes IC afectará en gran medida al IME.
Una parte considerable de la radiación electromagnética en el circuito es causada por el voltaje transitorio en el bus de alimentación. Cuando la fase de salida del CI Salta y conduce el cable de Placa de circuito impreso conectado a la lógica "alta", el chip IC absorberá la corriente de la fuente de alimentación y proporcionará la energía necesaria para la fase de salida. Para la corriente UHF generada por la conversión continua del CI, el bus de alimentación comienza con la red de desacoplamiento en el Placa de circuito impreso y termina en la fase de salida del IC. Si el tiempo de subida de la señal en la fase de salida es de 1,0 ns, el ci debe extraer suficiente corriente de la fuente de alimentación para conducir la línea de transmisión en el Placa de circuito impreso en un corto período de tiempo de 1,0 S. Los transitorios de tensión en el bus de potencia dependen de la Inductancia en la ruta del bus de potencia, la corriente absorbida y el tiempo de transmisión de la corriente. Los transitorios de tensión se definen por la siguiente fórmula: v = LDI / DT,
Donde: l es el valor de Inductancia en la ruta de transmisión de corriente; Di representa la variación actual en el intervalo de tiempo de subida de la señal; DT representa el tiempo de transmisión actual (tiempo de subida de la señal).
Dado que el pin IC y el circuito interno son parte del bus de potencia, el tiempo de subida de la corriente de absorción y la señal de salida depende en cierta medida de la tecnología IC, por lo que la fórmula anterior se puede controlar en gran medida seleccionando el IC adecuado. Los tres elementos mencionados en.
2. Función del paquete IC en el control de la interferencia electromagnética
Embalaje de circuitos integradosGeneralmente incluye: chips a base de silicio, Pequeño interior Placa de circuito impreso, Almohadilla. Chip a base de silicio montado en miniatura Placa de circuito impreso, Y la conexión entre el chip a base de silicio y la almohadilla de soldadura se realiza a través de la línea de Unión., La conexión directa también se puede realizar en algunos paquetes. Pequeño Placa de circuito impreso Realizar la conexión entre la señal y la fuente de alimentación en el chip de silicio y el pin correspondiente Embalaje de circuitos integrados, Por lo tanto, la expansión externa de la señal y el nodo de potencia se realiza en el chip a base de silicio.. La fuente de alimentación y la ruta de transmisión de la señal a través del CI incluyen: chip a base de silicio, Y pequeño Placa de circuito impresos, Placa de circuito impreso Trace, Y Embalaje de circuitos integrados. The control of capacitance and inductance (corresponding to electric field and magnetic field) depends largely on the Diseño De toda la ruta de transmisión. Algunos Diseño Las características afectarán directamente a la Capacitancia e Inductancia de todo el paquete IC.
En primer lugar, eche un vistazo a la conexión entre el chip a base de silicio y el tablero interno. Muchos chips IC utilizan cables de Unión para realizar la conexión entre el chip a base de silicio y el tablero de circuitos internos pequeños, que es un cable volador muy fino entre el chip a base de silicio y el tablero de circuitos internos pequeños. Debido a que el coeficiente de expansión térmica (Cte) de los chips a base de silicio es similar al de los circuitos internos pequeños, esta tecnología se utiliza ampliamente. El chip en sí es un dispositivo a base de silicio, y su coeficiente de expansión térmica es muy diferente de los materiales típicos de Placa de circuito impreso, como la resina epoxi. Si el punto de conexión eléctrica del chip a base de silicio se instala directamente en el Placa de circuito impreso pequeño interno, la temperatura interna del paquete IC puede causar expansión térmica y contracción después de un tiempo relativamente corto, y la conexión de este modo puede fallar debido a la fractura. La línea de unión es un método de plomo que se adapta a este entorno especial. Puede soportar una gran cantidad de flexión y deformación, no es fácil de romper.
El problem a con el uso de cables de unión es que un aumento en el área de bucle actual de cada señal o línea de alimentación resulta en un aumento en el valor de Inductancia. Un buen diseño para obtener una Inductancia más baja es realizar la conexión directa entre el chip de silicio y el Placa de circuito impreso interno, es decir, el punto de conexión del chip de silicio se combina directamente con la almohadilla de Placa de circuito impreso. Esto requiere el uso de un sustrato especial de Placa de circuito impreso, que debe tener un Cte muy bajo. La selección de este material aumentará el costo total del chip IC. Por lo tanto, el chip que utiliza esta tecnología de proceso no es común, pero mientras exista un ci que conecte directamente el chip a base de silicio y el Placa de circuito impreso portador, y sea factible en el diseño, entonces el uso de este dispositivo IC es una mejor opción.
En general, En Embalaje de circuitos integrados Diseño, En el proceso de selección del chip IC, la primera opción es reducir la Inductancia y aumentar la Capacitancia entre la señal y el circuito correspondiente o entre la fuente de alimentación y el suelo.. Por ejemplo:, Las técnicas de montaje de superficies de pequeño espacio deben compararse con las técnicas de montaje de superficies de gran espacio.. En primer lugar, el chip IC debe ser encapsulado con tecnología de montaje de superficie de pequeño espacio., Estas dos técnicas de montaje de superficie encapsulan el chip IC mejor que el paquete de plomo a través del agujero. El chip IC empaquetado bga tiene la Inductancia de plomo más baja en comparación con cualquier tipo de empaquetado común. Desde el punto de vista del control de Capacitancia e Inductancia, smaller packages and finer pitches usually always represent improved Actuar.
Una característica importante del diseño de la estructura de plomo es la asignación de alfileres. Dado que los valores de Inductancia y Capacitancia dependen de la proximidad de la señal o fuente de alimentación a la trayectoria de retorno, debe considerarse una trayectoria de retorno adecuada.
Los pines de alimentación y los pines de puesta a tierra se distribuirán en pares, cada uno de los cuales tendrá sus respectivos pines de puesta a tierra adyacentes entre sí, y se asignarán múltiples pines de alimentación y pares de pines de puesta a tierra en esta estructura de plomo. Ambas características reducirán en gran medida la Inductancia del bucle entre la fuente de alimentación y la tierra, y ayudarán a reducir los transitorios de tensión en el bus de alimentación, reduciendo así el IME. Por razones consuetudinarias, muchos chips IC en el mercado no siguen plenamente las reglas de diseño anteriores. Sin embargo, los diseñadores y fabricantes de CI tienen una profunda comprensión de las ventajas de este enfoque de diseño, por lo que los fabricantes de CI tienden a diseñar y publicar nuevos chips IC. Preste atención a la conexión de energía.
Idealmente, se asigna un pin de retorno de señal adyacente (por ejemplo, un pin de tierra) a cada pin de señal. Esto no es cierto, ni siquiera los fabricantes de CI más vanguardistas distribuyen los pines de CI de esta manera, sino que adoptan otras compensaciones. En el paquete bga, un método eficaz de diseño es establecer un pin de retorno de señal en el Centro de cada uno de los ocho pines de señal. En la disposición del pin, cada señal se encuentra entre cada señal y la ruta de retorno de la señal. La diferencia es sólo un pin. Para un paquete de cuatro planos (qfp) u otro ci de ala de gaviota, no es realista colocar la ruta de retorno de la señal en el centro del conjunto de señales. Aun así, debe asegurarse de que cada uno de los cuatro a seis Pines tiene un pin de retorno de señal. Cabe señalar que las diferentes técnicas de proceso IC pueden utilizar diferentes voltajes de retorno de la señal. Algunos ci utilizan un pin de tierra (como un dispositivo ttl) como ruta de retorno de la señal, mientras que otros utilizan un pin de potencia (como la mayoría de los dispositivos ecl).
