Tecnología de PCB - Resumen de los ocho malentendidos de los ingenieros de diseño de PCB

A menudo encontramos que algunas reglas o principios que damos por sentado a menudo cometen algunos errores. Los ingenieros electrónicos también tendrán este ejemplo en el diseño de pcb. Los siguientes son ocho malentendidos resumidos por los ingenieros de diseño de pcb.

Fenómeno 1: los requisitos de diseño de PCB de esta placa no son altos, por lo que se utilizan hilos más finos y se organizan automáticamente.

Comentario: el cableado automático ocupa inevitablemente una mayor superficie de pcb, al tiempo que genera muchos más agujeros de paso que el cableado manual. en los grandes lotes de productos, los fabricantes de placas de copia de PCB tienen en cuenta el factor de reducción de precios, además de los factores comerciales, también el ancho de línea. Y el número de agujeros que pasan, lo que afecta el rendimiento del PCB y el número de taladros consumidos, respectivamente, lo que ahorra costos a los proveedores y encuentra las razones de la reducción de precios.

Fenómeno 2: estas señales de autobús son atraídas por la resistencia, así que me siento aliviado.

Comentario: hay muchas razones por las que las señales necesitan ser tiradas hacia arriba y hacia abajo, pero no todas las señales necesitan ser tiradas. Tirar de la resistencia hacia arriba y hacia abajo para tirar de una simple señal de entrada, la corriente es inferior a decenas de microan, pero cuando se tira de una señal de accionamiento, la corriente alcanzará el nivel de Ma. El sistema actual suele tener datos de dirección de 32 bits cada uno y puede existir la posibilidad de que estas resistencias consuman unos pocos vatios si se sube el bus de aislamiento 244 / 245 y otras señales.

¿Fenómeno tres: ¿ cómo lidiar con estos puertos de E / s no utilizados de CPU y fpgas? Deja que esté vacío antes de hablar.

Comentario: si el puerto de E / s no utilizado se mantiene flotante, puede convertirse en una señal de entrada de oscilación repetida debido a una pequeña interferencia externa, y el consumo de energía del dispositivo mos depende básicamente del número de volteretas del Circuito de puerta. Si se levanta, también habrá una corriente de microalta por pin, por lo que la mejor manera es configurarla como salida (por supuesto, no hay otra señal de accionamiento que pueda conectarse al exterior)

Fenómeno 4: quedan tantas puertas en esta fpga, por lo que puedes jugar como quieras.

Comentario: el consumo de energía de fgpa es proporcional al número de desencadenantes utilizados y al número de desencadenantes. Por lo tanto, el mismo tipo de FPGAs puede consumir 100 veces más energía en diferentes circuitos y diferentes momentos. Minimizar el número de desencadenantes para voltear a alta velocidad es la forma básica de reducir el consumo de energía de la fpgas.

Fenómeno 5: el consumo de energía de estos pequeños chips es muy bajo, por lo que no hay necesidad de considerarlo.

Comentario: es difícil determinar el consumo de energía de un chip interno menos complejo. Está determinado principalmente por la corriente eléctrica en el pin. Abt16244 consume menos de 1 ma sin carga, pero su indicador es cada pin. Puede conducir una carga de 60 ma (por ejemplo, que coincide con una resistencia de decenas de ohms), es decir, el consumo máximo de energía de una carga completa puede alcanzar los 60 * 16 = 960 ma, por supuesto, solo con una corriente de alimentación tan grande el calor caerá sobre la carga.

Fenómeno 6: hay muchas señales de control en la memoria. Mi tablero solo necesita usar señales oe y we. La selección del chip debe estar fundamentada para que los datos salgan más rápido durante la operación de lectura.

Comentario: cuando la selección del chip es válida (independientemente de oe y we), el consumo de energía de la mayoría de las memorias es más de 100 veces mayor que cuando la selección del chip no es válida, por lo que CS debe usarse en la medida de lo posible para controlar el chip y siempre que se cumplan otros requisitos. Se puede acortar el ancho del pulso de selección del chip.

¿Fenómeno 7: ¿ por qué estas señales se han apresurado? Mientras coincidan bien, pueden ser eliminados.

Nota: a excepción de unas pocas señales específicas (como 100base - t, cml), todas tienen un exceso de impulso. Mientras no sean grandes, no necesariamente necesitan coincidir. Incluso si coinciden, no necesariamente coinciden mejor. Por ejemplo, la resistencia de salida de ttl es inferior a 50 ohms, y algunos incluso son inferiores a 20 ohms. Si se utiliza una resistencia de emparejamiento tan grande, la corriente será muy grande, el consumo de energía será inaceptable y la amplitud de la señal será demasiado pequeña para usar. Además, cuando la salida es de alto nivel y la salida es baja, la resistencia de salida de la señal general es diferente y no hay forma de lograr una coincidencia completa. Por lo tanto, siempre que se logre un exceso de impulso, la coincidencia de ttl, lvds, 422 y otras señales es aceptable.

Fenómeno 8: reducir el consumo de energía es asunto del personal de hardware y no tiene nada que ver con el software.

Comentario: en el diseño de la placa de circuito impreso, el hardware es solo un escenario, pero el software es un intérprete. El acceso a casi cada chip y la voltereta de cada señal en el bus están controlados casi por software. Si el software es capaz de reducir el número de visitas a la memoria externa (uso múltiple de variables de registro, mayor uso de caches internos, etc.), la respuesta oportuna a las interrupciones (las interrupciones suelen estar activas a un nivel bajo y tienen resistencias de tirón hacia arriba) y otras medidas específicas para placas específicas, el consumo de energía se reducirá considerablemente. Una gran contribución.