Công nghệ PCB - Khó khăn trong sản xuất bảng mạch đa lớp 2

Khó khăn trong sản xuất bảng mạch đa lớp 2

3. khó khăn trong sản xuất dập

Nhiều lớp PCB lõi bên trong bảng điều khiển và pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-production và dễ bị lỗi như trượt, lớp, lớp, lớp, lớp, khoảng trống nhựa và các khuyết tật Khi thiết kế cấu trúc nhiều lớp, cần phải xem xét đầy đủ khả năng chịu nhiệt của vật liệu, khả năng chịu áp lực, lượng keo và độ dày của phương tiện truyền thông và thiết lập chương trình ép bảng mạch tiên tiến PCB hợp lý. Có rất nhiều lớp, mở rộng và thu hẹp lượng kiểm soát và bù đắp cho các yếu tố kích thước không thể phù hợp; Lớp cách nhiệt mỏng giữa các lớp dễ dẫn đến thất bại trong kiểm tra độ tin cậy giữa các lớp. Hình 1 là biểu đồ khiếm khuyết của sự phân tầng của tấm sau khi thử nghiệm ứng suất nhiệt.

4. Khó khoan

Việc sử dụng các tấm đặc biệt TG cao, tốc độ cao, tần số cao, đồng dày làm tăng độ nhám khoan, burring và dedrilling khó khăn. Có rất nhiều lớp, tổng độ dày của đồng tích lũy và độ dày của tấm, khoan dễ dàng cắt; BGA dày đặc rất nhiều, vấn đề thất bại CAF do khoảng cách giữa các bức tường lỗ hẹp; Độ dày của tấm dễ gây ra vấn đề khoan nghiêng.

2. Kiểm soát các quy trình sản xuất chính

1. Lựa chọn vật liệu PCB

Với sự phát triển của các thành phần điện tử đa chức năng, hiệu suất cao, đã mang lại sự phát triển tần số cao, tốc độ cao của truyền tín hiệu, do đó yêu cầu vật liệu mạch điện tử phải có hằng số điện môi và tổn thất điện môi tương đối thấp, cũng như CTE thấp và hấp thụ nước thấp. Tỷ lệ và vật liệu laminate đồng hiệu suất cao hơn để đáp ứng các yêu cầu xử lý và độ tin cậy của tấm cao cấp. Các nhà cung cấp tấm thường được sử dụng chủ yếu là A series, B series, C series, D series. Các tính năng chính của bốn chất nền bên trong này được so sánh, xem Bảng 1. Đối với bảng mạch đồng dày trên cao, sử dụng preprepreg với hàm lượng nhựa cao. Lượng keo chảy giữa các lớp pre-nhúng là đủ để lấp đầy các mẫu bên trong. Nếu lớp điện môi cách điện quá dày, tấm hoàn thiện có thể quá dày. Ngược lại, nếu lớp điện môi cách điện quá mỏng, nó có thể dễ dàng dẫn đến các vấn đề chất lượng như phân lớp điện môi và thử nghiệm điện áp cao thất bại, vì vậy việc lựa chọn vật liệu điện môi cách điện là vô cùng quan trọng.

2. Thiết kế kết cấu nhiều lớp

Các yếu tố chính được xem xét trong thiết kế cấu trúc xếp chồng là khả năng chịu nhiệt của vật liệu, điện áp chịu được, lượng chất độn và độ dày của lớp điện môi. Các nguyên tắc chính sau đây cần được tuân theo.

1. Khi khách hàng cần tấm TG cao, tấm lõi và vật liệu pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre phải sử dụng vật liệu TG cao tương ứng.

2. Các nhà sản xuất pre-nhúng và core-panel phải phù hợp. Để đảm bảo độ tin cậy của PCB, tránh sử dụng đơn 1080 hoặc 106 pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre Khi khách hàng không có yêu cầu về độ dày phương tiện, độ dày phương tiện giữa mỗi lớp phải được đảm bảo theo IPC-A-600G.

3. Đối với chất nền bên trong 3OZ trở lên, sử dụng pre-preg với hàm lượng nhựa cao, ví dụ 1080R/C65%, 1080HR/C68%, 106R/C73%, 106HR/C76%; Nhưng cố gắng tránh 106 thiết kế cấu trúc có độ dính cao. Để ngăn chặn nhiều lớp phủ 106 pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-prep, sợi thủy tinh sụp đổ trong một diện tích bề mặt bề mặt lớn do sợi quá mỏng, ảnh hưởng đến sự ổn định kích thước và lớp của tấm.

4. Dung sai độ dày của lớp điện môi giữa các lớp thường được kiểm soát ở+/- 10% nếu khách hàng không có yêu cầu đặc biệt. Đối với tấm trở kháng, dung sai độ dày điện môi được kiểm soát bởi dung sai IPC-4101C/M. Nếu các yếu tố ảnh hưởng trở kháng có liên quan đến độ dày của chất nền, dung sai tấm mỏng cũng phải tuân thủ dung sai IPC-4101C/M.

3. Kiểm soát căn chỉnh giữa các lớp

Độ chính xác của bồi thường kích thước bảng lõi bên trong và kiểm soát kích thước sản xuất đòi hỏi phải thu thập dữ liệu và dữ liệu lịch sử trong một khoảng thời gian nhất định trong quá trình sản xuất để bù đắp chính xác kích thước mỗi lớp của bảng mạch nhiều lớp và đảm bảo tính nhất quán của việc mở rộng và co lại của mỗi lớp bảng lõi. Các phương pháp định vị bánh sandwich có độ chính xác cao, độ tin cậy cao như định vị bốn khe (PinLAM), nóng chảy và kết hợp đinh tán được lựa chọn trước khi dập. Thiết lập quy trình ép phù hợp và bảo trì hàng ngày của máy ép là chìa khóa để đảm bảo chất lượng ép, kiểm soát dòng chảy keo ép và hiệu quả làm mát, giảm các vấn đề sai lệch giữa các lớp. Kiểm soát căn chỉnh lớp-lớp đòi hỏi phải xem xét toàn diện các yếu tố như giá trị bù lớp bên trong, phương pháp định vị ép, thông số công nghệ ép và đặc tính vật liệu.