Công nghệ PCB - Làm thế nào các nhà máy bảng mạch có thể giải quyết vấn đề EMI trong thiết kế PCB nhiều lớp

1. Xe buýt điện

Một tụ điện có dung lượng thích hợp được đặt gần chân nguồn của IC có thể làm cho điện áp đầu ra IC thay đổi nhanh chóng. Tuy nhiên, vấn đề không kết thúc ở đó. Do đáp ứng tần số hạn chế của tụ điện, tụ điện không thể tạo ra công suất hài hòa cần thiết để điều khiển đầu ra IC một cách sạch sẽ trong băng tần đầy đủ. Ngoài ra, điện áp thoáng qua được hình thành trên xe buýt cung cấp điện sẽ tạo ra sự sụt giảm điện áp trên điện cảm của các đường dẫn tách rời và các điện áp thoáng qua này là nguồn gây nhiễu EMI chế độ chung chính. Chúng ta nên giải quyết những vấn đề này như thế nào?

Trong trường hợp IC trên bảng mạch nhà máy của chúng tôi, lớp điện xung quanh IC có thể được coi là một tụ điện tần số cao tuyệt vời, thu thập một phần năng lượng bị rò rỉ từ tụ điện rời rạc, cung cấp năng lượng tần số cao cho đầu ra sạch. Ngoài ra, lớp công suất tốt nên có điện cảm nhỏ hơn, do đó, tín hiệu thoáng qua được tổng hợp từ điện cảm cũng nhỏ hơn, do đó làm giảm EMI chế độ chung.

Tất nhiên, kết nối giữa lớp nguồn và pin nguồn IC phải càng ngắn càng tốt, vì tín hiệu kỹ thuật số tăng nhanh hơn và nhanh hơn dọc theo, tốt nhất là kết nối trực tiếp với pin nguồn IC. Điều này cần được thảo luận riêng.

Để kiểm soát EMI chế độ chung, mặt phẳng công suất phải giúp tách rời và có độ tự cảm đủ thấp. Máy bay năng lượng này phải là một cặp máy bay năng lượng được thiết kế tốt. Một số người có thể hỏi, tốt đến mức nào? Câu trả lời cho câu hỏi này phụ thuộc vào sự phân tầng của nguồn điện, vật liệu giữa các lớp và tần suất hoạt động (tức là chức năng của thời gian tăng IC). Thông thường, khoảng cách giữa các lớp công suất là 6 triệu, vật liệu FR4 và điện dung tương đương của lớp công suất là khoảng 75 pF trên mỗi inch vuông. Rõ ràng, khoảng cách giữa các lớp càng nhỏ, điện dung càng lớn.

Không có nhiều thiết bị có thời gian tăng từ 100 đến 300ps, nhưng dựa trên tốc độ phát triển IC hiện tại, các thiết bị có thời gian tăng trong phạm vi 100-300ps sẽ chiếm tỷ lệ cao. Đối với các mạch có thời gian tăng từ 100 đến 300ps, khoảng cách lớp 3mil sẽ không còn phù hợp với hầu hết các ứng dụng. Vào thời điểm đó, cần phải sử dụng kỹ thuật phân lớp với khoảng cách giữa các lớp nhỏ hơn 1 mils và thay thế vật liệu điện môi FR4 bằng vật liệu có hằng số điện môi cao. Bây giờ gốm và nhựa gốm có thể đáp ứng các yêu cầu thiết kế của mạch thời gian tăng từ 100 đến 300ps.

Mặc dù các vật liệu mới và các phương pháp mới có thể được sử dụng trong tương lai, thường đủ để xử lý sóng hài cao cấp và làm cho tín hiệu thoáng qua đủ thấp cho các mạch thời gian tăng từ 1 đến 3ns phổ biến ngày nay, khoảng cách lớp 3 đến 6mil và vật liệu điện môi FR4. Ví dụ về thiết kế xếp chồng PCB được đưa ra trong bài viết này sẽ giả định khoảng cách giữa các lớp từ 3 đến 6 mils.

2. Lá chắn điện từ

Một chiến lược xếp lớp tốt từ quan điểm dấu vết tín hiệu nên là đặt tất cả các dấu vết tín hiệu trên một hoặc nhiều lớp và các lớp này nằm ngay bên cạnh các lớp nguồn hoặc tầng. Đối với nguồn điện, một chiến lược phân cấp tốt nên là các tầng điện và tầng tiếp giáp và khoảng cách giữa các tầng điện và tầng mặt đất càng nhỏ càng tốt. Đó là những gì chúng tôi gọi là chiến lược "phân tầng".

3. Ngăn xếp PCB

Chiến lược xếp chồng nào giúp che chắn và ngăn chặn EMI? Sơ đồ xếp chồng lớp sau đây giả định rằng dòng điện cung cấp đang chảy trên một lớp duy nhất và một điện áp hoặc nhiều điện áp được phân phối trên các phần khác nhau của cùng một lớp. Trường hợp của nhiều lớp năng lượng sẽ được thảo luận sau.

4. 4 lớp tấm

Có một số vấn đề tiềm ẩn với thiết kế của bảng 4 lớp. Đầu tiên, một tấm bốn lớp truyền thống dày 62 mils, ngay cả khi lớp tín hiệu ở bên ngoài và lớp nguồn và lớp nối ở bên trong, khoảng cách giữa lớp nguồn và lớp nối vẫn còn quá lớn.

Nếu yêu cầu chi phí là ưu tiên hàng đầu, bạn có thể xem xét hai lựa chọn thay thế bảng 4 lớp truyền thống sau đây. Cả hai giải pháp đều có thể cải thiện hiệu suất ức chế EMI, nhưng chúng chỉ phù hợp cho các ứng dụng có mật độ thành phần trên bo mạch đủ thấp và đủ diện tích xung quanh thành phần (đặt lớp đồng cung cấp điện mong muốn).

Đầu tiên là giải pháp ưa thích. Các lớp bên ngoài của bảng mạch PCB là tất cả các hình thành, và hai lớp giữa là lớp tín hiệu/nguồn điện. Nguồn điện trên lớp tín hiệu sử dụng dây rộng, có thể làm cho trở kháng đường dẫn của dòng điện thấp hơn và trở kháng của đường dẫn vi băng tín hiệu thấp hơn. Từ quan điểm điều khiển EMI, đây là cấu trúc PCB 4 lớp tốt nhất hiện nay. Trong sơ đồ thứ hai, các lớp bên ngoài sử dụng nguồn điện và mặt đất, và các tín hiệu được sử dụng ở hai lớp giữa. Giải pháp này có ít cải tiến hơn so với bảng mạch PCB 4 lớp truyền thống, với trở kháng giữa các lớp kém như PCB 4 lớp truyền thống.

Nếu bạn muốn kiểm soát trở kháng dấu vết, sơ đồ xếp chồng ở trên phải rất cẩn thận để sắp xếp các dấu vết dưới đảo đồng cung cấp điện và mặt đất. Ngoài ra, các đảo đồng trên nguồn điện hoặc hệ thống nên được kết nối với nhau càng nhiều càng tốt để đảm bảo kết nối DC và tần số thấp.

5. 6 lớp tấm

Nếu mật độ thành phần tương đối cao trên bảng 4 lớp, bảng 6 lớp là tốt nhất. Tuy nhiên, một số sơ đồ xếp chồng trong thiết kế bảng 6 lớp không đủ để che chắn trường điện từ và ít ảnh hưởng đến tín hiệu thoáng qua làm giảm bus nguồn. Hai ví dụ được thảo luận dưới đây.

Trong ví dụ đầu tiên, nguồn điện và mặt đất được đặt trên lớp thứ hai và thứ năm tương ứng. Do trở kháng đồng cao của nguồn điện, việc kiểm soát bức xạ EMI chế độ chung là rất bất lợi. Tuy nhiên, phương pháp này rất đúng từ quan điểm điều khiển trở kháng tín hiệu.

Trong ví dụ thứ hai, nguồn điện và mặt đất được đặt trên lớp thứ ba và thứ tư tương ứng. Thiết kế này giải quyết vấn đề trở kháng đồng cung cấp điện. EMI chế độ khác biệt tăng lên do hiệu suất che chắn điện từ kém của lớp đầu tiên và lớp thứ sáu.

Nếu số lượng đường tín hiệu trên cả hai lớp ngoài là tối thiểu và dấu vết có chiều dài ngắn (ngắn hơn 1/20 bước sóng hài tối đa của tín hiệu), thiết kế này có thể giải quyết vấn đề EMI chế độ khác biệt. Điền vào các khu vực trên lớp ngoài mà không có các thành phần và dấu vết và nối đất các khu vực phủ đồng (khoảng cách mỗi 1/20 bước sóng), đặc biệt tốt cho việc ức chế EMI chết khác biệt. Như đã đề cập trước đó, cần phải kết nối khu vực đồng với mặt phẳng nối đất bên trong tại nhiều điểm.

Các thiết kế bảng 6 lớp hiệu suất cao nói chung thường sử dụng các lớp đầu tiên và thứ sáu làm tầng nối đất và các lớp thứ ba và thứ tư cho nguồn điện và mặt đất. Có khả năng ức chế EMI tốt vì có hai lớp dây tín hiệu microband kép ở giữa lớp nguồn và lớp hình thành. Nhược điểm của thiết kế này là chỉ có hai lớp định tuyến. Như đã đề cập trước đó, nếu các dấu vết bên ngoài ngắn hơn và đồng được đặt trong khu vực không có dấu vết, thì việc xếp chồng tương tự cũng có thể đạt được với các tấm 6 lớp truyền thống.

Một cách bố trí bảng 6 lớp khác là tín hiệu, mặt đất, tín hiệu, nguồn điện, mặt đất và tín hiệu có thể đạt được môi trường cần thiết cho thiết kế toàn vẹn tín hiệu tiên tiến. Các lớp tín hiệu liền kề với sự hình thành, và các lớp năng lượng và sự hình thành được ghép nối. Rõ ràng, nhược điểm là xếp chồng các lớp không cân bằng.

Điều này thường gây rắc rối cho ngành sản xuất. Giải pháp cho vấn đề này là lấp đầy tất cả các khoảng trống của lớp thứ ba bằng đồng. Sau khi đổ đầy đồng, nếu mật độ đồng của lớp thứ ba gần với lớp cung cấp năng lượng hoặc hình thành, bảng không thể được tính chính xác là bảng cân bằng cấu trúc. Khu vực làm đầy đồng phải được kết nối với nguồn điện hoặc mặt đất. Khoảng cách giữa các lỗ nối vẫn là bước sóng 1/20 và có thể không cần kết nối ở mọi nơi, nhưng nên được kết nối trong điều kiện lý tưởng.

6. Bảng mạch PCB 10 lớp

Vì lớp cách điện giữa các bảng nhiều lớp rất mỏng, trở kháng giữa 10 hoặc 12 lớp của bảng là rất thấp. Miễn là không có vấn đề gì với việc xếp lớp và xếp chồng lên nhau, bạn có thể mong đợi tính toàn vẹn tín hiệu tốt. Việc xử lý và sản xuất bảng mạch PCB 12 lớp với độ dày 62 mils là khó khăn hơn và không có nhiều nhà sản xuất có thể xử lý bảng mạch 12 lớp.

Vì luôn có một lớp cách nhiệt giữa các lớp tín hiệu và các lớp vòng lặp, giải pháp phân bổ 6 lớp trung gian trong thiết kế bảng 10 lớp để định tuyến các đường tín hiệu không phải là tốt nhất. Ngoài ra, điều quan trọng là làm cho lớp tín hiệu liền kề với lớp vòng lặp, tức là, bố trí bảng là tín hiệu, mặt đất, tín hiệu, nguồn điện, mặt đất, tín hiệu, tín hiệu, tín hiệu, mặt đất và tín hiệu.

Thiết kế này cung cấp một con đường tốt cho dòng tín hiệu và dòng vòng của nó. Chiến lược định tuyến chính xác là định tuyến theo hướng X trên lớp đầu tiên, theo hướng Y trên lớp thứ ba, và theo hướng X trên lớp thứ tư, v.v. Trực quan, lớp 1 và lớp 3 là một cặp kết hợp nhiều lớp, lớp 4 và lớp 7 là một bộ kết hợp nhiều lớp, Tầng 8 và 10 là cặp kết hợp phân tầng cuối cùng. Khi cần thay đổi hướng của hệ thống dây, đường tín hiệu từ lớp đầu tiên phải đi qua "lỗ" để đến lớp thứ ba và sau đó thay đổi hướng. Trong thực tế, điều này có thể không phải lúc nào cũng có thể, nhưng như một khái niệm thiết kế, nó phải được theo dõi càng nhiều càng tốt.

Tương tự như vậy, khi định tuyến tín hiệu thay đổi hướng, nó nên đi qua lỗ từ lớp 8 và 10 hoặc từ lớp 4 đến lớp 7. Hệ thống dây này đảm bảo khớp nối chặt chẽ nhất giữa đường dẫn chuyển tiếp và vòng lặp của tín hiệu. Ví dụ, nếu tín hiệu được định tuyến trên lớp đầu tiên và vòng lặp được định tuyến trên lớp thứ hai và chỉ trên lớp thứ hai, tín hiệu trên lớp thứ nhất được truyền qua "lỗ hổng" đến lớp thứ ba. Vòng lặp vẫn ở lớp thứ hai để duy trì các đặc tính của điện cảm thấp, điện dung lớn và hiệu suất che chắn điện từ tốt.

Điều gì sẽ xảy ra nếu hệ thống dây điện thực sự không hoạt động theo cách đó? Ví dụ, một đường tín hiệu từ lớp đầu tiên đi qua lỗ để đến lớp 10, sau đó tín hiệu vòng phải tìm mặt phẳng nối đất từ lớp 9 và dòng điện vòng phải tìm lỗ nối đất gần nhất (ví dụ: chân nối đất cho các thành phần như điện trở hoặc tụ điện). Nếu tình cờ có một lối đi như vậy gần đó, bạn thực sự may mắn. Nếu không có lỗ thông gần như vậy, cảm ứng sẽ lớn hơn, điện dung sẽ giảm và EMI chắc chắn sẽ tăng lên.

Khi đường tín hiệu phải đi qua lỗ để rời khỏi cặp dây hiện tại đến các lớp dây khác, lỗ nối đất phải được đặt gần lỗ nối để tín hiệu vòng lặp có thể quay trở lại một cách trơn tru đến lớp nối thích hợp. Đối với sự kết hợp nhiều lớp của lớp 4 và 7, vòng lặp tín hiệu sẽ được trả lại từ lớp nguồn hoặc hình thành (tức là lớp 5 hoặc 6), vì điện dung giữa lớp nguồn và hình thành được ghép nối tốt và tín hiệu dễ truyền.

7. Thiết kế nhiều lớp điện

Nếu hai lớp nguồn của cùng một nguồn điện áp yêu cầu đầu ra dòng điện lớn, bảng mạch nên được chia thành hai nhóm lớp nguồn và tầng nối. Trong trường hợp này, lớp cách nhiệt được đặt giữa mỗi cặp nguồn và lớp nối. Bằng cách này, chúng ta có được hai cặp bus cung cấp điện có trở kháng bằng nhau, phân chia dòng điện mong muốn của chúng ta. Nếu xếp chồng các lớp công suất dẫn đến trở kháng không bằng nhau, bộ chia sẽ không đồng đều, điện áp thoáng qua sẽ lớn hơn nhiều và EMI sẽ tăng mạnh.

Nếu có nhiều điện áp nguồn với các giá trị khác nhau tồn tại trên bảng mạch, nhiều lớp nguồn sẽ được yêu cầu tương ứng. Hãy nhớ để tạo ra cặp của riêng bạn cung cấp điện và địa tầng cho các nguồn điện khác nhau. Trong cả hai trường hợp trên, hãy nhớ các yêu cầu của nhà sản xuất đối với cấu trúc cân bằng khi xác định vị trí của các lớp điện và tầng nối trên bảng mạch.

8. Tóm tắt

Cho rằng các kỹ sư thiết kế bảng mạch chủ yếu là bảng in truyền thống dày 62 mils, không có lỗ mù hoặc lỗ chôn, cuộc thảo luận về phân lớp và xếp chồng bảng trong bài viết này chỉ giới hạn ở đây. Đối với các bảng mạch có sự khác biệt lớn về độ dày, sơ đồ phân tầng được đề xuất trong bài viết này có thể không lý tưởng. Ngoài ra, quá trình xử lý bảng mạch với lỗ mù hoặc lỗ chôn là khác nhau và phương pháp phân lớp của bài viết này không áp dụng.

Trong thiết kế bảng mạch, độ dày, quá trình đục lỗ và số lớp của bảng mạch PCB không phải là chìa khóa để giải quyết vấn đề. Xếp chồng lớp tuyệt vời được thiết kế để đảm bảo bỏ qua và tách rời các bus nguồn, cũng như điện áp thoáng qua trên lớp nguồn hoặc tầng nối. Chìa khóa để giảm thiểu tín hiệu và trường điện từ nguồn. Lý tưởng nhất, nên có một lớp cách nhiệt giữa các lớp định tuyến tín hiệu và các lớp kết nối trở lại, và khoảng cách giữa các cặp (hoặc nhiều hơn một cặp) nên càng nhỏ càng tốt. Dựa trên các khái niệm và nguyên tắc cơ bản này, một bảng mạch luôn có thể đáp ứng các yêu cầu thiết kế có thể được thiết kế. Vì IC có thời gian tăng ngắn và sẽ ngắn hơn, các kỹ thuật được thảo luận trong bài viết này rất quan trọng để giải quyết vấn đề che chắn EMI.