PCB Teknik - Yüksek hızlı PCB tasarımı sinyal integritet analizi üzerinde tabanlı

tanıtım

Sinyal bütünlük devre sistemindeki sinyalin kalitesine bağlı. Eğer sinyal kaynağından alın sonuna, gerekli zaman içinde bozulmadan gönderilirse, sinyal tamamlandığını söylüyor. Yarı yönetici teknolojinin hızlı geliştirilmesi ve IC değiştirme hızının geliştirilmesi ve sinyal integritet sorunları (sinyal aşağılığı ve aşağılığı, çalma, yansıtma, karşılaştırma, yeryüzü sıçrama, etkilemesi, etkilemesi, etc.) yüksek hızlı PCB tasarımında ilgilenmeli olan sorunlardan biri oldu. Genelde, dijital mantıklı devreğin frekansiyeti 50 MHz'e ulaşır ya da aşırır ve bu frekans üzerinde çalışan devre tüm sistemin 1/3'den fazlasını alır, bunu yüksek hızlı devre diyebilir. Aslında sinyalin kendi frekansıyla karşılaştığında sinyal kenarının harmonik frekansı daha yüksektir ve sinyal transmisinin hızlı değişiklikleri (yükselen ve düşen kenarları) beklenmediğimiz sinyal etkilerini neden ediyor. Bu da sinyal integritet sorunlarının kaynağı. Bu yüzden, yüksek hızlı PCB tasarım sürecinde sinyal integritet faktörlerini nasıl tamamen düşüneceğiz ve devre tasarımının kalitesini geliştirmek için etkili kontrol önlemlerini alıp düşünmeli bir problemdir.

Güçlü Cadence SPEECTRAQuest simülasyon yazılımının yardımıyla, IBIS modelini kullanarak yüksek hızlı sinyaller üzerinde sinyal integritet simülasyonu analizi yapmak için sinyal integritet simülasyonu analizi yapılan, sinyal integritet sorunlarını bulabilecek ve simülasyon sonuçlarına dayalı sinyal integritet sorunlarını gerçekleştirebilecek etkili ve feasi Tasarım kalitesini geliştirmek ve tasarım döngüsünü kısaytmak için amacı ulaştırmak için.

1 Uygulama tasarımı örneği

Bütün sistemdeki bu makalede tasarlanmış kontrol biriminin fonksiyonu, yere alınan aygıtlar tarafından alınan kodlandırılmış sinyali ana istasyon veri işleme merkezine göndermek. Özellikle çalışma süreci, bilgisayar verilerini ilk olarak depolamak, sonra bit hata hızı test ve hesaplama üzerinden en düşük bit hata hızı veri yolu olarak seçin ve sonunda depolanmış bilgisayar verilerini ana istasyon veri işleme merkezine bu yolu İşleme yolu aracılığıyla gönderin. Tüm düşüncelerden sonra, Altera'nın Cyclone II-2C8'i temel çip olarak seçildi, dışarıdaki SDRAM, Flash, çeşitli giriş/çıkış devreleri ve MAX232 arayüz çipleri, etc., ve ulaştırmak için Nios II yumuşak çekirdek işlemci geliştirme paketi ile birleştirildi. Kontrol biriminin yapısı 1. Şekil olarak gösterilir.

CycloneII-2C8'nin saat frekansı 150 MHz veya daha fazlasıdır. Çünkü FPGA içindeki veri depolama alanı relativ küçük olduğu için SDRAM dış veri depolama alanını genişletir. SDRAM Hy-nix Şirketi'nin HY57V651610/SO'nu kabul ediyor. Saat frekansiyeti 75 MHz üzerinde ulaşır. Bu yüzden çok yüksek sinyal frekansı yüzünden sebep olan sinyal integritet sorunlarını düşünmek gerekiyor. Güçlü Cad-ence tasarım yazılımını seçtim. Şematik tasarımı, PCB tasarımı ve yüksek hızlı simülasyon analizi ile birleştirir. Bu tasarımın tüm tarafından elektrik performansı ile ilgili sorunları çözebilir ve tasarımı çok geliştirebilir. Başarılı hızı.

2 Anahtar sinyal topoloji ve simülasyonu

Bu sistemdeki yüksek frekans parçaları FPGA ve SDRAM. FPGA saat frekansiyesi 150 MHz'den fazla ulaşabilir ve SDRAM saat frekansiyesi 75 MHz'den fazla ulaşabilir. Çünkü FPGA'nin iç yüksek frekansları diğer cihazlara etkisi yok ve FPGA ile SDRAM arasındaki bağlantı boşluksuz, sinyal integritesi, FPGA'nin doğru okuyabileceğini ve yazabileceğini doğrudan etkileyiyor. PCB tasarımında, Cadence yazılımının yüksek hızlı simülasyon aracı SPECCTRAQuest kullanılır ve cihazın IBIS modeli sinyal integritesini analiz etmek için kullanılır ve impedance eşleşmesi ve topoloji yapısı sistemin normal operasyonunu sağlamak için iyileştirilir. Bu makale sadece sinyal refleksiyonun ve karışık konuşmanın detaylı bir a çıklamasını verir ve diğer simülasyon benziyor.

2. 1 Refleksyon

Gönderme sonu 44 pins HY57V561620, alıcı sonu 60 pins Cyclone II ve heyecanlandırma 66 MHz kare dalgasıdır. 2. görüntü topolojik yapısını gösterir ve 3. görüntü simülasyon dalga formunu gösterir.

Simülasyon dalga formundan görülebilir ki dalga formu bozukluğu sinyal tarafından neden oluyor ve açık yüzük fenomeni oluşturuyor. Yüzücü fenomenin varlığı, mantıklı fonksiyonun bozukluğuna yol açan seviye mantıklı sınırı birçok kez geçirmeye sebep ediyor. Sesi azaltmak için etkili bir yol, devre için damlama sağlayan küçük bir direksiyonu devre ile birleştirmek, yüzük amplitüsünü önemli olarak azaltır ve yüzük oscilasyon zamanı kısayabilir, devre hızını etkilemiyor. Mühendislik kullanımında, dirençlik genellikle 33 Ω. 4. ve 5. Figure topolojik yapıları ve seri dirençliğinden sonra simüle edilmiş dalga formlarını gösterir.

Seri direksiyonun iyi çözüldüğünden sonra çalınan fenomen. Aslında bu çözüm "impedance matching" denir. İmparatorluk sinyal bütünlük sorununda çok önemli bir pozisyon alır.

2. 2 Kıssız konuşma

SD_DQlO (59 pins of Cyclone II and 45 pins of HY57V561620), SD_DQll (58 pins of Cyclone II and 47 pins of HY57V561620), SD_DQ-l2 (connect 57 pins of Cyclone II and 48 pins of HY57V561620) Foot) bu üç ağ arasında karışık konuşma simülasyonu yapmak için. Aralarında saldırıya uğrayan ağ olarak SD_DQll, SD_DQlO ve SD_D-Ql2 saldırıya uğrayan ağ olarak. Topoloji ve simülasyon dalga formları 6 ve 7. Şekil olarak gösterilir (transmis hatının paralel bağlantı uzunluğu L=1000 mil ve P=5 mil).

Simülasyon dalga formu 8'de gösterilir. 7. Şekilden görülebilir ki, saldırıya uğradığı a ğ üzerinde karışık konuşması büyük bir etkisi var. crosstalk değeri Crosstalk=657,95 mV paralel bağlantı uzunluğu L ve transmis çizginin uzay P ile bağlı. Birleşme uzunluğunu daha kısa, uzanımı daha büyük. Çok küçük konuşma. Simülasyon sonuçları 1. tablo içinde listelendirilir.

Bu yüzden PCB yaptığında, mümkün olduğunda farklı özelliklerin sinyal çizgilerinin paralel uzunluğu, aralarındaki uzay genişletilmeli ve bazı çizgilerin genişliğini ve yüksekliğini değiştirmeli. Elbette, karışık konuşmayı etkileyen birçok faktör var, yani şu anda akış yöntemi ve frekans yükselmesi gereken araştırma kaynak sinyalinin zamanı gibi.

İşaretler dahil

Kontrol biriminin bu hızlı hızlı PCB tasarımında, güçlü Cadence yazılımı şematik diagramların üretilmesinden, PCB tasarımı yüksek hızlı simülasyon analizine ulaşmak için kullanıldı. SPEECTRAQuest simülasyon analizi tarafından alınan mantıklı topoloji ve düzenleme sayesinde devre kurulu normalde çalışabilir. Bu tasarım yöntemi donanım ayıklama zamanını çok kısaltır, çalışma etkinliğini geliştirir ve tasarım maliyetlerini koruyor.