İşaretçiler, sinyal integritet ve çözüm sinyallerini sağlamak için PCB tasarım rehberlerinin bir tanışmasıdır:
(SI) Daha önce sorun, tasarım etkisizliğini daha yüksek, bu yüzden PCB tasarımı bitirmeden önce terminal ekipmanları eklemekten kaçırmak.
SI tasarım planlaması için birçok araç ve kaynaklar var. Bu makale SI sorunlarını çözmek için sinyal integritet ve dizayn sürecinin teknik detaylarını ihmal etmekten başka bir çeşit yöntemi ile ilgili temel sorunları tartışıyor. 1 SI sorunu IC çıkışının değiştirme hızı arttığı zaman neredeyse tüm tasarımlar sinyal integritet sorunlarına karşılaşacak.
Dört tahtası bir güç döngüsü oluşturmak için tamamen temel ve kolay olabilir, ve ihtiyacıyla çok fazla diskret terminal aygıtları kullanabilir, fakat tasarım doğru olmalı ve kritik bir durumda olmalı. SI ve EMC uzmanları sürüşmeden önce simülasyon ve hesaplama yapıyorlar, sonra devre kurulu tasarımı çok sert tasarım kurallarına uyuyor. Eğer şüphelenirse, SI güvenlik sınırı elde etmek için bitirme ekipmanları eklenebilir. Devre kurulun gerçek çalışma sürecinde her zaman bazı sorunlar olacak. Bu yüzden, kontrol edilebilir impedance terminalini kullanarak SI sorunu kaçırabilir.
Kısa sürede, ultra standart tasarımı SI sorunu çözer.
Şimdiye göre tasarım sürecinin ortak SI tasarım rehberlerini tanımlıyor. 2 Tasarım başlamadan önceki tasarım hazırlığı çalışması ilk olarak komponent seçimlerini, süreç seçimlerini ve devre tahtası üretim maliyeti kontrolünü yönetmek için tasarım stratejisini düşünmeli ve belirlemeli. SI durumunda, tasarım sonuçlarında açık SI sorunları, karışık konuşma veya zamanlama sorunları olmadığını sağlamak için planlama veya tasarlama yöntemleri oluşturmak için önce araştırma yapın. IC üreticileri bazı tasarım rehberlerini sağlayabilir, fakat çip teminatçısı (ya da kendi tasarım rehberleriniz) tarafından sağlayan rehberlerin sınırları vardır. Kurallara göre, SI ihtiyaçlarına uygun devre kurulu hiçbir şekilde dizayn edilemez.
Tasarım kuralları basit olursa, PCB tasarım mühendisi gerek yok.
Gerçek PCB düzeninden önce, bu sorunlar önce çözmeli. Bu sorunlar, çoğu durumda tasarladığınız (ya da tasarladığınız) devre kuruluna etkileyecek. Eğer devre tahtalarının sayısı büyükse, bu çok değerli. 3 kaskadlı devre tablosu Bazı proje grupları PCB katlarının sayısını belirlemekte büyük otonomi var. Diğer proje grupları olmadığı halde, bu yüzden pozisyonlarını bilmek çok önemli. Yapılandırma ve mali analiz mühendisleriyle iletişim kuralları devre tahtasının kaskadı hatasını belirleyebilir. Bu da devre tahtasının üretim toleransiyasını keşfetmek için iyi bir fırsat.
Bütün bu bilgiler ön düzenleme fırsatında kullanılabilir. Yukarıdaki verilere dayanarak kaskadı seçebilirsiniz. Lütfen neredeyse diğer devre tahtasına ya da arka uçağına girdiği PCB'nin kalın ihtiyaçları vardır ve devre tahtası üreticilerinin çoğu üretilebileceği farklı katlar için kalın ihtiyaçları vardır. Bu son seviyeyi çok sınırlayacak. Yapıcıyla yakın çalışmak isteyebilirsiniz, kaskadın sayısını belirlemek için.
Mühendislik kontrol aracı, üretici tarafından verilen üretim toleransiyonu ve yaklaşık sürücünün etkisini düşünerek hedef imfaz menzili farklı katlar oluşturmak için kullanılmalı. Görünüşe göre, sinyal integritesi için tüm yüksek hızlı düğümler iç düğümlere (örneğin, strip çizgisine) bağlı olmalı. Fakat gerçekten mühendisler, yüksek hızlı düğümlerin her veya parçasının kullanımını sağlamak için dış katını kullanmalı. SI'yi iyileştirmek ve devre tahtasını ayırmak için, toprak/güç uçakları mümkün olduğunca kadar çift olarak yerleştirilmeli. Eğer sadece bir çift yerde/güç uçaklarınız varsa orada olacaksınız. Eğer güç uçağı yoksa, SI sorunlarıyla tanımlayabilirsiniz.
Beklenmeyen sinyaller için geri dönüş yolunu belirlemeden önce devre tahtasının performansını simüle etmek veya simüle etmek zor olduğu durumlara karşılaşabilirsiniz. Yaklaşık sinyal çizgilerinden geçiş konuşması ve impedans kontrolü Birleştirmesi ve sinyal çizgisinin impedansını değiştirecek. Yaklaşık paralel sinyal çizgilerinin birleşme analizi sinyal çizgileri arasında ya da farklı sinyal çizgileri arasında "güvenli" veya beklenen uzay (ya da paralel sürücü uzunluğu) belirleyebilir. Örneğin, saat ve veri sinyal düğümlerinin arasındaki kısıtlık konuşmasını 100mV'e sınırlamak için, ama sinyal çizgilerini paralel tutmak için, verilen her yönlendirme katında sinyal arasındaki en az mümkün alanı bulmak için hesaplayabilirsiniz veya simüle edebilirsiniz. Aynı zamanda, eğer tasarım impedance (ya da saatler ya da yüksek hızlı hafıza mimarı) için önemli düğümleri dahil ederse, gerekli impedance almak için bir katta (ya da çoklu katta) rotasyon yerleştirilmeli. 5 Önemli hızlı düğüm gecikmesi ve zamanın geçmişi Saat yönlendirmesi için düşünülmesi gereken anahtar faktördür. Zaman ihtiyaçlarına göre düğüm genelde en iyi SI kalitesini sağlamak için terminal ekipmanları kullanmalı.
Bu düğümleri önceden belirlemek için, sinyal integritet tasarımına doğrulamak için komponentlerin yerleştirmesi ve yönlendirmesi için gerekli zamanı planlayın. 6. PCB teknolojisinin ve farklı sürücü teknolojinin seçimi farklı görevler için uygun. Sinyal noktada mı yoksa biraz daha mı? Devre tahtasındaki sinyal çıkışı mı yoksa aynı devre tahtasında mı kaldı? Zaman gecikmesi ve sesli tolerans nedir? Sinyal integritet tasarımı için genel bir standart olarak, dönüştürme hızı yavaşlatıyor, sinyal integritesi daha iyi. 50MHZ saati 500PS yükselmesi için bir sebep yok.
2-3NS swing frekans kontrol cihazı SI kalitesini sağlamak için yeterince hızlı ve sinkron çıkış değiştirmesi (SSO) ve elektromagnet uyumluluğu (EMC) sorunlarını çözmesine yardım etmek için yeterince hızlı. Yeni FPGA programlı teknolojide ya da kullanıcı tanımlı ASIC'de sürücü teknolojinin üstünlüğü bulunabilir. Bu özel (ya da yarı özellikli) aygıtlarla sürücü genişliğini ve hızını seçmek için bir sürü odanız var.
Tasarımın başlangıcında, FPGA (ya da ASIC) tasarım zamanı ihtiyaçlarına uygun çıkış seçeneklerini (mümkün olursa) belirleyin. Bu tasarım sahnesinde, IC teminatçısından uygun bir simülasyon modeli alınır.
SI simülasyonu etkili olarak kapatmak için SI simülatörü ve uyumlu simülasyon modeli gerekecek (muhtemelen IBIS modeli).
Sonunda, ön dönüştürme ve rotasyon sahnesinde, bir dizayn rehberlerini oluşturmalısınız: hedef katı impedance, sürüştürme yer, tercih edilen cihaz teknolojisi, anahtar düğüm topoloji ve sonlandırma planı.
7 İlk dönüştürme sırasında SI programlamasında temel dönüştürme süreci ilk olarak giriş parametrelerin menzilini (sürüştürme amplitüsü, impedance, izleme hızı) ve mümkün topolojik menzili (minimal/maksimal uzunluğu, kısa uzunluğu, etc.), sonra her mümkün simülasyon Birliğini çalıştırıp, zamanlama ve SI simülasyon sonuçlarını analiz etmek ve sonunda kabul edilebilir değer men Sonra, çalışma alanı PCB sürücüsünün sürücü sınırları olarak yorumlanır. Bu tür "temizleme" hazırlığını gerçekleştirmek için farklı yazılım araçları kullanılabilir ve düzenleme program ı bu düzenleme sınırını otomatik olarak idare edebilir.
SI simülasyon kontrolü sistem tasarım kurallarını yok etmeye (ya da değiştirmeye) izin verecek, fakat bu sadece maliyetli düşünceler ya da ciddi düzenleme şartları için gerekli. 9. Yukarıdaki ölçüler devre tahtasının SI tasarımının kalitesini sağlayabilir. Dört tahtası toplandıktan sonra, devre tahtasını test platform ına yerleştirmek, ölçülemek için oscilloskop veya TDR (zaman alanı reflektörü) kullanmak ve simülasyon Karşılaştırmasının beklenen sonuçlarıyla gerçek PCB tahtasını karşılaştırmak gerekir. Model seçimleri hakkında birçok makale var. Mühendisler statik zamanlama doğrulamasını gerçekleştirmek için tüm veriler aygıt veri sayfasından alınabilirse, bir model inşa etmek hala zordur. SI simülasyon modelinin karşısında model inşa etmek kolay, fakat model verileri almak zor. Aslında, SI model verilerinin tek güvenilir kaynağı IC tasarım mühendisiyle taktik işbirliğini korumalıdır. IBIS modeli standart sürekli bir veri taşıyıcısı sağlıyor ama IBIS modelinin kuruluşu ve kalite güvenliği değerli. IC teminatçıları hâlâ bu yatırımlar için pazar talebini terfi etmek zorundadır ve PCB üreticisi tek ve pazar olabilir.