Tümleşik devrelerin çıkış değiştirme hızı arttığı ve PCB tahtalarının yoğunluğu arttığı zaman sinyal integritesi (İngilizce: Sinyal integritesi, SI) yüksek hızlı dijital PCB tasarımında endişelenen sorunlardan birisi oldu. Komponentlerin ve PCB tahtasının parametreleri, PCB tahtasının komponentlerinin düzeni ve yüksek hızlı sinyallerin düzenlemesi sinyal integritet sorunlarına sebep olacak, sistem operasyonuna neden olmayan ya da hiçbir operasyona neden olmayacak.
PCB sinyal integritet sorunları
İyi sinyal bütünlüğü, sinyalin gerektiğinde doğru zamanlama ve voltaj seviyesi değerleriyle cevap verebileceğini anlamına gelir. Bu sinyal normalde cevap veremeyeceğinde sinyal integritet sorunu oluyor.
Sinyal bütünlük sorunları sinyal bozulmasını, zamanlama hatalarını, yanlış verileri, adresi ve kontrol hatlarını ve sistem hatalarını ya da sistem bozulmasını neden ya da doğrudan neden olabilir.
PCB sinyal integritet sorunları genellikle sinyal refleksiyonu, karşılaştırma, sinyal geçirmesi ve zamanlama hataları içeriyor.
1. Refleksyon
Sinyal transmis çizgisinde yayıldığında, yüksek hızlı PCB'deki transmis çizgisinin özellikleri impedansı sinyalin kaynağı impedansı ile eşleşmediğinde, sinyal refleks edilecek, sinyal dalga formunun üstüne patlaması, aşağı vurulması ve sonucu yüzük fenomene neden oluşturulacak.
Overs hoot (Overs hoot) sinyal geçişimin ilk yüksekliğini (ya da vadisini) gösteriyor. Bu, enerji seviyesinde ya da referens yeryüzünün altında olan ekstra voltaj etkisi.
Ateş çekimleri sinyal geçişimin sonraki vadisini (ya da en yüksek vadisini) gösteriyor. Çok fazla yüksek voltaj aygıtlarına zarar vermek için uzun süre etkiler, ateş altında sesin sınırını azaltır ve çalar sinyal stabilizasyonu için gerekli zamanı artırır, bu yüzden sistem zamanını etkiler.
2. Çoklu konuşma
PCB'de, elektromagnetik enerji tarafından yaklaşık iletişim hatlarının karşılaşık kapasite ve karşılaşık induktans bağlantısı üzerinde elektromagnetik enerji tarafından neden olmayan gürültü araştırmalarını anlatır. Bu, aynı bölgedeki farklı yapılar tarafından sebep olan elektromagnet alanların yüzünden nedeniyor. Etkileşim tarafından üretildi. Birleşik kapasitet, kapasitet karşılaştırma denilen akışını birleştirmeye neden oluyor; ve birbirindeki indukatör voltaj birleştirmesini sağlar, bunun adı indukatör karışık konuşması. PCB'de, karışık konuşma uzunluğu, sinyal çizgi boşluğu ve referens yeryüzü uçağının durumu ile ilgili.
3. Sinyal gecikme ve zamanlama hatası
Sinyal PCB kablolarına sınırlı hızla yayılır, ve sinyal sürücü sonundan alınan sonuna kadar gönderilir, bu sırada bir yayım gecikmesi var. Çok fazla sinyal gecikmesi ya da sinyal gecikmesi eşleşmesinin zamanlama hatalarını ve mantıklı cihaz fonksiyonlarının karıştırılmasını sebep olabilir.
Sinyal integritesini sağlamak için PCB tasarım yöntemi
PCB tasarım sürecinde, sinyal integritesini daha iyi sağlamak istiyorsanız, aşağıdaki aspektleri düşünebilirsiniz.
(1) Devre tasarımında düşünceler. Her biriminin en düşük ve kabul edilebilir sınır hızını almak için sinkron değiştirme çıkışlarının sayısını kontrol etmek, en az sınır hızını kontrol etmek için (dI/dt ve dV/dt); yüksek çıkış fonksiyonel blokları için farklı sinyaller seçiliyor (saat sürücüleri gibi); iletişim çizgisinde geçici komponentler (rezisterler, kapasiteler, etc.) üst tarafından iletişim çizgisin ve yük arasındaki imfaz eşleşmesini sağlamak için bağlı.
(2) Parallel düzenleme izlerinin uzunluğunu azaltın.
(3) Komponentler I/O arası bağlantı arayüzünden ve araştırma ve bağlantıya dayanabilen diğer bölgelerden uzaklaştırılmalı ve komponentler arasındaki uzaklaşma küçük olmalı.
(4) Sinyal izleri ve referans uçağı arasındaki mesafeyi kısayla.
(5) İzlerin impedansı ve sinyal sürücü seviyesini azaltın.
(6) Terminal uygulaması. Name Terminal eşleştirme devre ya da eşleştirme komponentleri eklenebilir.
(7) Birbirlerine paralel düzenlemeden kaçın, düzenleme arasındaki yeterli düzenleme uzağını sağlayın ve etkileyici bağlantıları azaltın.
Sinyal integritet PCB tasarımında görmezden gelen önemli bir konseptdir. PCB'nin iyi sinyal bütünlüğünü sağlamak için mühendislerin bir çeşit etkileyici faktörler, mantıklı düzenleme ve yol düzenlemesi ve ürün performansını geliştirmesi gerekiyor.