Новости PCB - Элементы проектирования высокоскоростной схемы FPGA

In the PCB board design, in order to minimize crosstalk, схема микрополос и полос может следовать нескольким критериям. For the dual-strip line layout, проводка проходит на двух внутренних досках, and there is a voltage reference surface on both sides. сейчас, it is best to use orthogonal wiring technology for all the wires of the adjacent layer board to maximize the distance between the two signal layers. толщина диэлектрика, and minimize the distance between each signal layer and its adjacent reference plane, одновременное поддержание необходимого сопротивления.

Guidelines for microstrip or stripline wiring

расстояние между линиями следов по меньшей мере в три раза больше толщины диэлектрического слоя между покрытием платы; желательно заранее имитировать его поведение с помощью имитатора.

для ключевых высокоскоростных сетей используйте дифференциальную топологию вместо одноконечной топологии, чтобы свести к минимуму эффект сопутствующего шума. в пределах проектного лимита попробуйте согласовать положительные и отрицательные кавычки пути разностного сигнала.

уменьшить эффект связи между однополюсными сигналами с соответствующим расстоянием (более чем в три раза по ширине линии) или прокладкой проводов на различных платах (скрещенных проводов в соседнем слое). Кроме того, использование средств моделирования также является хорошим способом удовлетворения требований в отношении интервалов.

параллельная длина между сигналом окончания свёрнутого сигнала.

Simultaneous conversion noise

When the clock and I/увеличение скорости O данных, the number of output conversions decreases accordingly, В период разряда и зарядки в сигнальном тракте соответствующим образом увеличивается переходный ток. Эти токи могут привести к отскоку ступеней, То есть, the ground voltage/восход Vcc/мгновенное снижение. The large transient current of the non-ideal power supply will cause the instantaneous drop of Vcc (Vcc drop or sag). ниже даны некоторые хорошие правила проектирования платы, чтобы помочь уменьшить влияние этих синхронных переходов на шум.

На диаграмме показано количество рекомендуемых сигналов, power supplies, и наземный самолёт, если он есть/O is fully utilized.

Настройка неиспользованного I/O pins as output pins and drive them with low voltage to reduce ground bounce.

сведение к минимуму числа одновременных переключателей вывода и их равномерное распределение по всему FPGA I/O section.

когда не требуется высокая пограничная скорость, low slew rate is selected for FPGA output.

Insert Vcc between the ground planes of the multilayer PCB board to eliminate the influence of high-speed traces on each layer.

Using all board layers for Vcc and grounding minimizes the resistance and inductance of these planes, Таким образом, обеспечивает источник низкой индуктивности с низкой емкостью и шумом, and returning logic signals on signal layers adjacent to these planes.

предварительный упор, equalization

The high-speed transceiver capabilities of the most advanced FPGAs make them highly efficient programmable system-on-chip components, В то же время, создатели платы сталкиваются с уникальными проблемами. A key issue, особенно в связи с раскладкой, потеря передачи, связанная с частотой, which is mainly caused by skin effect and dielectric loss. When high-frequency signals are transmitted on the surface of conductors (such as PCB traces), из - за самочувствия провода возникает скин - эффект. This effect reduces the effective conduction area of the wire and weakens the high-frequency component of the signal. диэлектрические потери вызваны ёмкостным эффектом межслойного диэлектрика. The skin effect is proportional to the square root of frequency, диэлектрические потери прямо пропорциональны частоте; поэтому, dielectric loss is the main loss mechanism of high-frequency signal attenuation.

Чем выше скорость передачи данных, the more serious the skin effect and dielectric loss. для системы 1Gbps, the reduction of the signal level on the link is acceptable, но для системы 6Gbps это неприемлемо. Однако, current transceivers have transmitter pre-emphasis and receiver equalization functions to compensate for high-frequency channel distortion. Они могут также повысить Целостность сигналов и ослабить ограничения на длину слежения. These signal conditioning technologies extend the life of standard FR-4 materials and can support higher data rates. затухание сигнала в файле FR - 4, when working at 6.375Gbps, the allowable trace length is limited to a few inches. функция предварительного утяжеления и выравнивания может быть распространена более чем на 40 дюймов.

Некоторые высокопроизводительные FPGA интегрируются в программируемые предварительно отягчающие и уравновешенные функции, например, Stratix II GX, so they can use FR-4 materials, ослабить максимальный размер сопровождения и другие ограничения, and reduce the cost of the PCB board. высокочастотная составляющая сигнала. The 4-tap pre-emphasis circuit in Stratix II GX can reduce the scattering of signal components (the space spreading from one bit to another). предварительно отягчающая схема может обеспечить до 500% предыстории. According to the data rate, длина траектории и признак связи, each tap can be optimized to a maximum of 16 levels.

приемник Stratix II GX включает каскад усиления и линейный выравниватель для компенсации затухания сигнала. Кроме того to the input gain stage, это оборудование также позволяет Конструкторам платы иметь максимальный баланс 17db, and can use any of the 16 equalizer stages to overcome the board loss problem. функция выравнивания и предварительного увеличения может быть использована в среде concert, а также для оптимизации отдельных ссылок.

Designers can change the pre-emphasis and equalization stages in Stratix II GX FPGAs while the system is running, или при установке карточки на задней панели или другой машине. Это позволяет разработчикам систем гибко устанавливать уровень предварительной загрузки и балансировки в качестве заданной величины. In addition, зависит от того, какой слот вставляется в корпус или на панель, these values can also be determined dynamically.

EMI issues and debugging

The electromagnetic interference caused by the printed circuit board is directly proportional to the change of current or voltage over time, последовательная индуктивность схемы. Efficient circuit board design may minimize EMI, но не обязательно. Elimination of "intruder" or "hot" signals, и правильно ориентируясь на уровень земли для посылки сигналов, can also help reduce EMI. наконец, using surface mount components that are common in the market today is also a way to reduce EMI.

Debugging and testing complex high-speed PCB designs has become increasingly difficult, because some traditional board debugging methods, например, испытательный зонд и, may not be suitable for these designs. Эта новая модель высокоскоростного проектирования может быть использована для тестирования JTAG и FPGA, которые обладают встроенными функциями программирования в системе.. Designers should use the same guidelines to set the JTAG test clock input (TCK) signal as the system clock. In addition, it is also very important to minimize the length of the JTAG scan chain trace between the test data output of one device and the test data input of another device.

успешное проектирование с использованием встроенной высокоскоростной FPGA, you need ample high-speed board design practice and a full understanding of FPGA functions, например, интерполяция, circuit board materials and stacking, компоновка платы, & Режим терминала. The reasonable use of pre-emphasis and equalization functions of the built-in transceiver is also very important. эти моменты можно объединить, чтобы обеспечить надежное проектирование и стабильность производства. Careful consideration of all these factors, Плюс правильное моделирование и анализ, can minimize the possibility of accidents in circuit board prototypes, и поможет уменьшить давление на проект разработки платы.