Teknik PCB - Peraturan reka litar untuk meningkatkan keterangan

Dengan peningkatan terus menerus miniaturisasi, komponen dan teknologi wayar juga telah membuat kemajuan yang besar, seperti mikro ICs yang terintegrasi tinggi berkemas dalam shell BGA, dan pengurangan jarak izolasi antara konduktor kepada 0.5 mm. Ini hanya dua contoh. Rancangan kabel komponen elektronik mempunyai pengaruh semakin meningkat sama ada ujian dalam proses produksi masa depan boleh dilakukan dengan baik. Ini beberapa peraturan penting dan tip praktik.

Dengan mematuhi peraturan tertentu (DFT-Design for Testability), biaya persiapan dan pelaksanaan ujian produksi boleh dikurangkan jauh. Peraturan ini telah dikembangkan selama bertahun-tahun. Sudah tentu, jika teknologi produksi dan teknologi komponen baru diterima, mereka mesti dikembangkan dan disesuaikan sesuai. Sebagaimana saiz produk elektronik semakin kecil, dua masalah terutama yang dapat dilihat telah muncul: satu ialah ada semakin sedikit nod sirkuit yang boleh dihubungi; yang lain adalah kaedah seperti ujian dalam sirkuit. Aplikasi dilarang. Untuk menyelesaikan masalah ini, tindakan yang sepadan boleh diambil pada bentangan sirkuit, kaedah ujian baru dan penyesuaian penyesuaian inovatif boleh diadopsi. Solusi untuk masalah kedua juga melibatkan membuat sistem ujian yang dahulu digunakan sebagai proses independen menjalankan tugas tambahan. Tugas-tugas ini termasuk pemrograman komponen memori melalui sistem ujian atau melaksanakan ujian-sendiri komponen terintegrasi (Ujian-diri Terbina-Dalam, BIST, Ujian-diri Terbina-Dalam). Mengalih langkah ini ke sistem ujian, secara keseluruhan, ia masih mencipta nilai tambahan. Untuk melaksanakan tindakan-tindakan ini dengan lancar, mesti ada pertimbangan yang sepadan dalam tahap penyelidikan dan pembangunan produk.

1. Apa itu kebenaran

Maknanya keterangan boleh dipahami sebagai: jurutera ujian boleh menggunakan kaedah paling mudah mungkin untuk mengesan ciri-ciri komponen tertentu untuk melihat sama ada ia boleh memenuhi fungsi yang dijangka. Simple put:

Seberapa mudah kaedah untuk menguji sama ada produk memenuhi spesifikasi teknikal?

Berapa cepat saya boleh tulis program ujian?

Sejauh mana kegagalan produk telah ditemui sebagai meliputi?

Seberapa mudah kaedah untuk mengakses titik ujian?

Untuk mencapai keterangan yang baik, peraturan desain mekanik dan elektrik mesti dipertimbangkan. Sudah tentu, untuk mencapai keterangan terbaik, anda perlu membayar harga tertentu, tetapi untuk seluruh proses, ia mempunyai siri keuntungan, jadi ia adalah satu syarat awal penting untuk produksi yang berjaya.

2. Mengapa mengembangkan teknologi ramah ujian

Dalam masa lalu, jika produk tidak dapat diuji pada titik ujian terdahulu, maka masalah hanya dipindahkan ke titik ujian. Jika cacat produk tidak dapat ditemui dalam ujian produksi, pengenalan dan diagnosis cacat hanya akan dipindahkan ke ujian fungsi dan sistem.

Sebaliknya, hari ini orang cuba mencari cacat secepat mungkin. Keuntungannya bukan hanya biaya rendah, tetapi yang lebih penting, produk hari ini sangat kompleks, dan beberapa cacat penghasilan mungkin tidak dikesan sama sekali dalam ujian fungsi. Contohnya, beberapa komponen yang perlu dipasang-sedia dengan perisian atau program mempunyai masalah seperti itu. (Seperti ingatan flash atau ISP: Peranti Programabel dalam Sistem). Program komponen ini mesti dirancang dalam tahap pembangunan, dan sistem ujian juga mesti menguasai program ini.

Ia menghabiskan wang untuk menguji rancangan sirkuit ramah, bagaimanapun, ia menghabiskan lebih untuk menguji rancangan sirkuit sukar. Ujian sendiri mempunyai biaya, dan biaya ujian meningkat semasa bilangan aras ujian meningkat; dari ujian online ke ujian fungsi dan sistem, biaya ujian semakin meningkat. Jika anda melewatkan salah satu ujian, biaya akan lebih besar. Peraturan umum ialah koeficien peningkatan untuk setiap aras tambahan biaya ujian adalah 10 kali. Melalui rancangan sirkuit ramah ujian, kesalahan boleh ditemukan awal, sehingga wang yang dihabiskan pada rancangan sirkuit ramah ujian boleh disempurnakan dengan cepat.

3. Bagaimana dokumen mempengaruhi keterangan

Hanya dengan membuat penggunaan penuh data lengkap dalam pembangunan komponen, ia mungkin untuk kumpil program ujian yang boleh mengesan kegagalan secara penuh. Dalam banyak kes, kerjasama dekat antara jabatan pembangunan dan jabatan ujian diperlukan. Dokumen ini mempunyai kesan yang tidak diragukan pada pemahaman jurutera ujian fungsi komponen dan formulasi strategi ujian.

Untuk menghindari masalah disebabkan kekurangan dokumentasi dan pemahaman buruk fungsi komponen, penghasil sistem ujian boleh bergantung pada alat perisian yang secara automatik menghasilkan corak ujian menurut prinsip rawak, atau bergantung pada perbandingan bukan vektor. Kaedah bukan-vektor hanya boleh dihitung sebagai satu. Semacam penyelesaian yang sesuai.

Dokumentasi lengkap sebelum ujian mengandungi senarai bahagian, data desain sirkuit (terutamanya data CAD) dan maklumat terperinci mengenai fungsi komponen perkhidmatan (seperti lembaran data). Hanya apabila semua maklumat dikawal boleh menjadi mungkin untuk kumpil vektor ujian, takrifkan corak kegagalan komponen atau membuat pra-pelarasan tertentu.

Data mekanik tertentu juga penting, seperti yang diperlukan untuk memeriksa sama ada komponen disewelded dengan baik dan sama ada ia ditempatkan. Akhirnya, untuk komponen boleh diprogram, seperti ingatan flash, PLD, FPGA, dll., jika ia tidak diprogram pada pemasangan terakhir, ia mesti diprogram pada sistem ujian, dan data pemrograman sesuai mesti juga diketahui. Data pemrograman peranti flash sepatutnya selamat. Jika cip flash mengandungi data 16Mbit, ia patut dapat menggunakan 16Mbit, yang boleh mencegah kesalahpahaman dan menghindari konflik alamat. Contohnya, jika memori 4Mbit digunakan untuk menyediakan hanya 300Kbit data kepada komponen, situasi ini mungkin berlaku. Sudah tentu, data patut disediakan ke dalam format piawai popular, seperti struktur rekod Intelâ Hex atau Motorola S. Kebanyakan sistem ujian, selama mereka boleh program komponen flash atau ISP, boleh menerangkan format ini. Banyak maklumat yang disebut di atas, banyak yang juga diperlukan untuk penghasilan komponen. Sudah tentu, sepatutnya ada perbezaan yang jelas antara kemudahan dan keterangan, kerana ini adalah konsep yang sama sekali berbeza, yang membentuk premis yang berbeza.

4. Keadaan kenalan mekanik dengan keterangan yang baik

Jika peraturan asas mekanik tidak dianggap, walaupun sirkuit dengan keterangan yang sangat baik dalam aspek elektrik mungkin sukar untuk diuji. Banyak faktor boleh hadapi keterangan elektrik. Jika titik ujian tidak cukup atau terlalu kecil, ia akan sukar bagi penyesuaian tempat tidur sonde untuk mencapai setiap nod sirkuit. Jika ralat kedudukan dan ralat saiz titik ujian terlalu besar, masalah pengulangan ujian yang teruk akan berlaku. Apabila menggunakan penyesuaian tempat tidur sonde, and a patut perhatikan serangkaian rekomendasi mengenai saiz dan kedudukan lubang tekanan dan titik ujian.

5. Prerekwiżit elektrik untuk keterangan terbaik

Persyaratan elektrik sama penting untuk boleh diuji dengan baik seperti persyaratan hubungan mekanik, dan kedua-dua adalah tidak diperlukan. Sirkuit gerbang tidak boleh diuji. Sebab mungkin terminal input permulaan tidak boleh dihubungi melalui titik ujian, atau terminal input permulaan berada dalam pakej dan tidak boleh diakses dari luar. Secara prinsip, kedua-dua syarat adalah buruk. Buat ujian itu mustahil. Apabila merancang sirkuit, patut dicatat bahawa semua komponen yang hendak diuji dengan kaedah ujian online sepatutnya mempunyai mekanisme tertentu supaya setiap komponen boleh diasingkan secara elektrik. Mekanisme ini boleh diselesaikan dengan melarang terminal input, yang boleh mengawal terminal output komponen dalam keadaan statik high-ohmic.

Walaupun hampir semua sistem ujian boleh membawa keadaan nod ke mana-mana keadaan dengan cara pemandu belakang, lebih baik untuk menyediakan input terlarang untuk nod yang terlibat. Pertama, bawa nod ke keadaan tinggi ohm. Kemudian tambah aras yang sepadan "perlahan-lahan".

Sama seperti, generator pukulan sentiasa terputus secara langsung dari belakang oscillator melalui pemula, sirkuit pintu atau jambatan pemalam. Terminal input permulaan tidak boleh disambung secara langsung ke sirkuit, tetapi disambung ke sirkuit melalui resistor 100 ohm. Setiap komponen sepatutnya mempunyai pemula, reset atau pin kawalan sendiri. Ia mesti dihindari bahawa terminal input permulaan bagi banyak komponen berkongsi penentang dan disambung ke sirkuit. Peraturan ini juga berlaku pada komponen ASIC, komponen ini juga perlu mempunyai pin, melalui mana output boleh dibawa ke keadaan ohm tinggi. Jika komponen boleh ditetapkan semula apabila tekanan operasi diaktifkan, ia juga sangat membantu bagi penguji untuk memulakan tetapan semula. Dalam kes ini, komponen boleh ditempatkan dalam keadaan yang ditetapkan sebelum ujian.

Pin utama komponen yang tidak digunakan juga patut boleh diakses, kerana sirkuit pendek yang tidak ditemui di tempat-tempat ini juga boleh menyebabkan kegagalan komponen. Selain itu, sirkuit gerbang yang tidak digunakan sering digunakan untuk peningkatan desain di masa depan, dan mereka mungkin diubah ke sirkuit. Jadi ia juga penting bahawa mereka perlu diuji dari awal untuk memastikan kepercayaan pekerjaan mereka.

6. Perbaiki keterangan

cadangan untuk memperbaiki keterangan bila menggunakan penyesuaian katil sond

Lubang tahan-bawah

Konfigurasi Diagonal

Ketepatan posisi adalah ±0.05mm (±2mil)

Ketepatan diameter ialah ±0.076/-0mm (+3/-0mil)

Keakutan kedudukan relatif dengan titik ujian adalah ±0.05mm (±2mil)

Jarak dari pinggir komponen sekurang-kurangnya 3mm

Tiada kenalan masuk

Titik ujian

Sebanyak mungkin persegi

Diameter titik ujian sekurang-kurangnya 0.88mm (35mil)

Ketepatan saiz titik pengukuran adalah ±0.076mm (±3mil)

Ketepatan antara titik ujian adalah ±0.076mm (±3mil)

Selang titik ujian sepatutnya 2.5 mm sebanyak mungkin

Tinned, muka akhir boleh secara langsung menyala

Sekurang-kurangnya 3mm dari pinggir komponen

Semua titik ujian mungkin berada di belakang papan pemalam

Titik ujian patut disebarkan secara bersamaan pada papan pemalam

Setiap nod mempunyai sekurang-kurangnya satu titik ujian (saluran 100%)

Sirkuit pintu cadangan atau tidak digunakan mempunyai titik ujian

Titik ujian luaran berbilang bagi bekalan kuasa dikedarkan dalam kedudukan yang berbeza

Logo Komponen

Teks log dalam arah yang sama

Model, versi, nombor siri dan kod bar jelas dikenali

Nama komponen seharusnya kelihatan dengan jelas, dan seharusnya ditanda sebagai langsung di sebelah komponen sebanyak yang mungkin

7. Tentang memori flash dan komponen lain yang boleh diprogram

Masa pemrograman ingatan flash kadang-kadang sangat panjang (sehingga 1 minit untuk ingatan besar atau bank ingatan). Oleh itu, pemacu balik komponen lain tidak dibenarkan pada masa ini, jika tidak ingatan flash mungkin rosak. Untuk menghindari situasi ini, semua komponen tersambung ke garis kawalan bas alamat mesti diletakkan dalam keadaan ohm tinggi. Sama seperti, bas data mesti boleh ditempatkan dalam keadaan terpisah untuk memastikan ingatan flash kosong dan boleh diprogram untuk langkah berikutnya.

Komponen program dalam sistem (ISP) mempunyai beberapa keperluan, seperti produk dari syarikat seperti Altera, XilinX, dan Latuce, serta keperluan istimewa lain. Selain persyaratan mekanik dan elektrik untuk kebenaran, kemungkinan pemrograman dan pengesahihan data juga perlu dijamin. Untuk komponen Altera dan Xilinx, format vektor berantai (Format vektor berantai SVF) digunakan, yang hampir dikembangkan menjadi piawai industri baru-baru ini. Banyak sistem ujian boleh program komponen tersebut dan guna data input dalam format vektor siri (SVF) untuk uji generator isyarat. Komponen ini diprogram melalui kekunci imbas sempadan (Boundary-Scan-Kette JTAG), dan siri format data juga diprogram. Apabila mengumpulkan data pemrograman, penting untuk mempertimbangkan semua rantai komponen dalam sirkuit, dan tidak untuk mengembalikan data hanya kepada komponen yang diprogramkan.

Apabila memprogram, generator isyarat ujian automatik mengambil keseluruhan rantai komponen dalam pertimbangan dan sambung komponen lain ke model bypass. Sebaliknya, Lattice memerlukan data dalam format JEDEC dan diprogram secara selari melalui terminal input dan output biasa. Selepas program, data juga digunakan untuk memeriksa fungsi komponen. Data yang diberikan oleh jabatan pembangunan sepatutnya semudah mungkin untuk sistem ujian dilaksanakan secara langsung, atau ia boleh dilaksanakan melalui pertukaran sederhana.

8. Apa yang perlu diperhatikan untuk imbas sempadan (JTAG)

Komponen berdasarkan grid halus komponen kompleks menyediakan jurutera ujian hanya dengan beberapa titik ujian yang boleh dicapai. Masih mungkin untuk memperbaiki keterangan pada masa ini. Untuk ini, imbas sempadan dan teknologi ujian-diri terpasang boleh digunakan untuk pendek masa selesai ujian dan meningkatkan kesan ujian.

Untuk jurutera pembangunan dan jurutera ujian, strategi ujian berdasarkan imbasan sempadan dan teknologi ujian-diri terpasang pasti akan meningkatkan kos. jurutera pembangunan mesti guna komponen imbas sempadan (IEEE-1149.1-piawai) dalam sirkuit, dan cuba untuk membuat pins ujian spesifik yang sepadan itu capai (seperti input-TDI ujian data, output-TDO ujian data, frekuensi jam ujian) -TCK dan pemilihan mod ujian -TMS dan ggf. Uji tetapkan semula). jurutera ujian mengembangkan model imbas sempadan (Bahasa Keterangan imbas sempadan BSDL) untuk komponen. Pada masa ini, dia mesti tahu fungsi imbas sempadan apa dan arahan sokongan komponen yang berkaitan. Ujian imbas sempadan boleh diagnosis sirkuit pendek dan buka sirkuit ke aras utama. Selain itu, jika jurutera pembangunan telah dinyatakan, ujian automatik komponen boleh dipicu oleh perintah imbas sempadan "RunBIST". Terutama apabila terdapat banyak ASICs dan komponen kompleks lain dalam sirkuit, tiada model ujian biasa untuk komponen ini. Melalui komponen imbas sempadan, biaya pembangunan model ujian boleh dikurangi.

Kadar masa dan pengurangan kos berbeza bagi setiap komponen. Untuk sirkuit dengan IC, jika 100% penemuan diperlukan, kira-kira 400,000 vektor ujian diperlukan. Dengan menggunakan imbas sempadan, bilangan vektor ujian boleh dikurangkan ke ratusan di bawah kadar penemuan ralat yang sama. Oleh itu, kaedah imbas sempadan mempunyai keuntungan istimewa di bawah syarat bahawa tiada model ujian atau nod sirkuit kenalan terhad. Sama ada hendak menggunakan imbas sempadan bergantung pada peningkatan kos pembangunan, penggunaan dan penghasilan. Isian sempadan mesti memenuhi keperluan masa untuk mencari kesalahan, masa ujian, masa untuk masuk ke pasar, dan biaya penyesuaian.