Teknik PCB - Rancangan PCB kelajuan tinggi dan densiti tinggi menghadapi cabaran baru

Dengan meningkat kompleksiti dan prestasi produk elektronik, ketepatan papan sirkuit cetak dan frekuensi peranti berkaitan mereka terus meningkat, dan cabaran-cabaran yang berlainan yang dihadapi oleh jurutera dalam rancangan PCB kelajuan tinggi dan ketepatan tinggi juga meningkat. Selain masalah integriti isyarat (SI) yang diketahui, titik panas seterusnya dalam teknologi PCB kelajuan tinggi sepatutnya adalah integriti kuasa (PI), EMC/EMI, dan analisis panas.

Dengan pertandingan yang semakin meningkat, penghasil menghadapi tekanan semakin meningkat pada masa peluncuran produk. Bagaimana menggunakan alat EDA yang maju dan kaedah dan proses yang optimum untuk menyelesaikan desain dengan kualiti dan efisiensi tinggi telah menjadi pembuat sistem dan Masalah yang jurutera desain perlu menghadapi.

Titik panas: bergerak dari integriti isyarat ke integriti kuasa

Apabila ia berkaitan dengan desain kelajuan tinggi, perkara pertama yang orang fikirkan adalah masalah integriti isyarat. Integriti isyarat merujuk pada kualiti penghantaran isyarat pada garis isyarat. Apabila isyarat dalam sirkuit boleh mencapai pin cip menerima dengan masa, durasi dan amplitud tegangan yang diperlukan, sirkuit mempunyai integriti isyarat yang baik. Apabila isyarat tidak dapat menjawab secara normal atau kualiti isyarat tidak boleh membuat sistem berfungsi stabil untuk masa yang lama, akan ada masalah integriti isyarat. Integriti isyarat terutamanya muncul dalam beberapa aspek seperti lambat, refleksi, saling bercakap, masa, dan oscilasi. Secara umum dipercayai bahawa apabila sistem berfungsi pada 50MHz, masalah integriti isyarat akan berlaku, dan semasa frekuensi sistem dan peranti terus naik, masalah integriti isyarat akan menjadi lebih terkenal. Parameter komponen dan papan PCB, bentangan komponen pada papan PCB, dan kabel isyarat kelajuan tinggi boleh menyebabkan masalah integriti isyarat, yang menyebabkan operasi tidak stabil sistem, atau bahkan kegagalan operasi normal sama sekali.

Selepas dekade pembangunan teknologi integriti isyarat, teorinya dan kaedah analisis telah menjadi lebih dewasa. Mengenai masalah integriti isyarat, integriti isyarat bukan masalah seseorang. Ia melibatkan setiap pautan dalam rantai desain. Bukan sahaja jurutera merancang sistem, jurutera perkakasan, dan jurutera PCB mesti mempertimbangkannya, tetapi ia tidak boleh diabaikan semasa penghasilan. Untuk menyelesaikan masalah integriti isyarat, kita mesti bergantung pada alat simulasi maju.

Berkaitan dengan integriti isyarat, integriti kuasa adalah teknologi relatif baru, dan ia dianggap sebagai salah satu cabaran terbesar dalam rekaan PCB kelajuan tinggi dan densiti tinggi. Integriti kuasa bermakna bahawa dalam sistem kelajuan tinggi, sistem penghantaran kuasa PDS mempunyai ciri-ciri impedance berbeza pada frekuensi berbeza, sehingga ketegangan antara lapisan kuasa dan lapisan tanah pada PCB tidak sama di mana-mana pada papan sirkuit. Sebagai hasilnya, bekalan kuasa berhenti, bunyi kuasa dihasilkan, dan cip tidak boleh berfungsi secara biasa; pada masa yang sama, kerana radiasi frekuensi tinggi, masalah integriti kuasa juga akan membawa masalah EMC/EMI. Jika masalah integriti kuasa tidak dapat diselesaikan dengan baik, ia akan mempengaruhi operasi normal sistem.

Secara umum, masalah integriti kuasa terutamanya diselesaikan melalui dua pendekatan: optimizasi reka tumpukan dan bentangan papan sirkuit, dan menambah kondensator penyahpautan. Apabila frekuensi sistem kurang dari 300 ~ 400MHz, kondensator pemisahan boleh bermain peran dalam menekan frekuensi, penapis dan kawalan impedance. Letakkan kondensator penyahpautan yang sesuai dalam kedudukan yang betul akan membantu mengurangkan masalah integriti kuasa sistem. Tetapi apabila frekuensi sistem lebih tinggi, kesan kondensator pemisah adalah kecil. Dalam kes ini, hanya dengan optimasi desain ruang lapisan dan bentangan papan sirkuit atau kaedah lain untuk mengurangkan kuasa dan bunyi tanah (seperti persamaan yang sesuai untuk mengurangkan masalah refleksi sistem penghantaran kuasa), dll., boleh menyelesaikan masalah integriti kuasa, dan pada masa yang sama menekan EMC/EMI.

Mengenai hubungan antara integriti isyarat dan integriti kuasa, integriti isyarat adalah konsep dalam domain masa dan lebih mudah untuk dipahami, sementara integriti kuasa adalah konsep dalam domain frekuensi, yang lebih sukar daripada integriti isyarat, tetapi dalam beberapa aspek Ia mempunyai persamaan dengan integriti isyarat. Integriti kuasa memerlukan kemampuan yang lebih tinggi untuk jurutera dan adalah cabaran baru untuk desain kelajuan tinggi. Ia melibatkan bukan sahaja aras papan, tetapi juga aras cip dan pakej. Ia dicadangkan untuk melakukan jurutera rancangan papan sirkuit kelajuan tinggi melakukan integriti kuasa berdasarkan penyelesaian integriti isyarat. "

"Lembuhkan" rancangan anda melalui simulasi

Simulasi adalah ujian prototip maya yang mempertimbangkan semua aspek. Sebagai rancangan menjadi semakin kompleks, ia mustahil bagi jurutera untuk melaksanakan setiap skema. Pada masa ini, mereka hanya boleh menggunakan simulasi maju selain daripada eksperimen untuk membuat keputusan.

Dalam rancangan sistem hari ini, selain daripada cabaran yang disebabkan oleh papan sirkuit kelajuan tinggi dan densiti tinggi, tekanan peluncuran produk cepat membuat simulasi merupakan cara yang tidak diperlukan untuk rancangan sistem. Para desainer berharap untuk menggunakan alat simulasi maju untuk mencari masalah dalam tahap desain, untuk menyelesaikan desain sistem dengan efisiensi tinggi dan kualiti tinggi.

Dalam rancangan papan sirkuit tradisional, jurutera jarang menggunakan simulasi. Lebih sering, ia menggunakan rancangan rujukan dan panduan rancangan (iaitu kertas putih) disediakan oleh pembuat cip atas untuk direka dalam kombinasi dengan pengalaman sebenar dari jurutera, dan kemudian menguji dan menguji prototip yang dihasilkan oleh rancangan untuk mencari masalah dan mengubah rancangan. Ini berlaku berulang-ulang, sehingga masalah ini pada dasarnya diselesaikan. Walaupun alat simulasi kadang-kadang digunakan untuk merancang, ia hanya terbatas kepada sirkuit sebahagian. Ubahsuai litar bermakna lambat masa. Lembatan ini tidak boleh diterima di bawah tekanan peluncuran produk cepat. Terutama untuk sistem besar, perubahan kecil mungkin memerlukan keseluruhan rancangan untuk dibatalkan. Kehilangan yang ia bawa kepada penghasil adalah luar biasa.

Kualiti produk sukar untuk dijamin, siklus pembangunan tidak terkawal, dan terlalu bergantung pada pengalaman jurutera... faktor-faktor ini membuatnya sukar untuk kaedah rancangan di atas untuk menghadapi cabaran yang dibawa oleh rancangan PCB kelajuan tinggi dan densiti tinggi yang semakin kompleks, jadi simulasi maju mesti digunakan. Alat untuk menyelesaikannya. "Skema desain yang diberikan oleh penghasil cip at as berdasarkan prototip mereka sendiri, dan produk penghasil sistem tidak boleh sama dengan produk penghasil atas; pada masa yang sama, keperluan desain satu cip mungkin bertentangan dengan yang lain. Ia mesti disimulasi untuk menentukan rancangan desain.".

Dalam suatu cara, simulasi adalah untuk membenarkan perisian untuk menyelesaikan penilaian fungsional pada prototip maya, yang hanya boleh selesai dengan menguji prototip fisik. Ia adalah penyelesaian yang lebih "lembut" dan lebih ekonomi.

Namun, simulasi papan sirkuit kelajuan tinggi dan densiti tinggi berbeza dari simulasi tradisional. Inginer teknikal Mentor Grafiks Yulifu berkata: "Simulasi tradisional dilakukan untuk skema. Ia hanya menambah insentif dan melihat output untuk menentukan sama ada fungsi adalah betul; sementara simulasi kelajuan tinggi berdasarkan premis bahawa fungsi adalah betul, bergantung pada rancangan. Apa prestasi? Ia bukan hanya untuk diagram skema, tetapi juga untuk rancangan PCB.

Untuk mencari keseimbangan antara perancangan dan biaya sistem. Yulifu berkata: "Dengan menggunakan alat simulasi, anda boleh menilai sama ada arah peningkatan sistem betul, menunjukkan arah untuk desain, meningkatkan kadar kejayaan papan pertama, dan membuat produk pergi ke pasar lebih cepat. Bagaimanapun, tidak peduli seberapa dekat keputusan simulasi kepada keputusan ujian, ia tidak boleh menggantikan sistem ujian sebenar."

Ujian adalah penghakiman sebenar prestasi sistem yang termasuk semua faktor persekitaran sebenar. Namun, simulasi adalah "ujian" bagi prototip maya. Ia bertujuan pada keadaan tertentu. Tiada alat yang boleh mempertimbangkan semua keadaan sebenar pada masa yang sama. simulasi. Namun, dengan pembangunan teknologi dan peningkatan terus menerus alat-alat, pendekatan keputusan simulasi dan keputusan ujian sebenar semakin tinggi dan lebih tinggi, dan makna panduan untuk desain juga meningkat, tetapi pada masa yang sama, keperluan yang lebih tinggi ditempatkan pada jurutera-walaupun alat-alat semakin mudah digunakan, penghakiman dan kaedah peningkatan keputusan simulasi semua bergantung pada aras teknik jurutera dan dasar teori.

Pada masa ini, dalam simulasi PCB kelajuan tinggi, kesan yang paling tidak puas ialah EMC/EMI. Ini kerana bagi sistem kelajuan tinggi, disebabkan pengaruh kesan melalui, pemodelan tiga dimensi sistem diperlukan untuk simulasi persekitaran sebenar secara efektif. Bagaimanapun, untuk sistem besar dan kompleks seperti PCB, ia sangat sukar untuk model dalam tiga dimensi. Menurut Yulifu, saat ini, kaedah pemeriksaan pakar terutamanya diterima, yang mengubah isu EMC/EMI menjadi peraturan bentangan dan kabel PCB sesuai dengan standar umum antarabangsa.

Selain itu, dalam terma analisis tiga dimensi, syarikat seperti Ansoft dan Apsim boleh menyediakan alat dan kaedah khusus, dan alat-alat ini boleh digunakan bersama dengan alat sistem Cadence dan Mentor Graphics.

Pilihan efisiensi: routing automatik dan desain selari

Rancangan skematik bukan hanya mengenai "pengesan" sirkuit, tetapi juga mempunyai banyak keperluan lain. Alat desain skematik patut mampu membawa keperluan ini ke langkah berikutnya, menyokong laluan automatik, simulasi fungsi, dan sebagainya.

Untuk mencari laluan rancangan yang lebih efisien, selesaikan tekanan masa peluncuran produk, dan dengan cepat membawa produk ke pasar, kawat automatik dan teknologi rancangan bersamaan muncul.

"Jika anda boleh menggunakan teknologi laluan automatik dengan baik, anda boleh mengurangi masa lukisan dan lebih daripada gandakan efisiensi desain PCB." Bagaimanapun, jika anda mahu menyedari laluan automatik, anda mesti menggunakan pengurus peraturan yang terkuat untuk mengintegrasikan jurutera desain sistem dan jurutera desain perkakasan. Keperlukan desain untuk sirkuit dihantar kepada jurutera PCB.

Untuk sistem yang lebih mudah awal, praktek biasa ialah bagi jurutera perkakasan untuk menulis keperluan desain satu per satu dan memberitahu jurutera desain PCB bagaimana melakukannya. Tetapi untuk sistem kompleks, menghadapi ribuan sambungan dan keperluan yang tidak terkira-kira, jurutera perkakasan tidak boleh rekod peraturan ini satu per satu, dan jurutera desain PCB tidak boleh memeriksa dan melaksanakannya satu per satu. Pada masa ini, pengurus peraturan listrik diperlukan untuk mengelola perlukan rancangan berbeza. jurutera perkakasan dan jurutera rancangan PCB boleh bekerja sama berdasarkan pengurus peraturan yang sama.

Untuk teknologi wayar automatik, "Jika syarikat tidak menguasai teknologi dengan baik, dan masalah integriti isyarat tidak dapat diselesaikan dengan baik, ia dicadangkan untuk tidak menggunakan wayar automatik. Kerana jika and a tidak dapat menentukan peraturan yang baik, anda tidak akan mampu memandu wayar automatik dengan betul." Tidak kira betapa dikembangkan alat ini, komputer tidak boleh menggantikan perilaku otak manusia sepenuhnya, jadi mustahil untuk mempunyai 100% wayar automatik. Jalur automatik yang kita sebutkan di atas sebenarnya adalah semacam jalur automatik interaktif, yang memerlukan ketertarikan manusia: beberapa peraturan sebelum jalur automatik perlu ditentukan secara manual; dan selepas laluan automatik selesai, ia perlu disahkan dan diubahsuai oleh seorang jurutera.

Untuk rancangan sistem kelajuan rendah tradisional, banyak jurutera mungkin mempunyai pengalaman seperti itu, menggunakan OrCAD Cadence untuk melukis skema, dan kemudian menggunakan PowerPCB Mentor untuk bentangan. Tetapi kaedah ini tidak lagi sesuai dalam medan desain kelajuan tinggi. "Data tidak boleh diubah sepenuhnya diantara alat-alat pembuat berbeza. Contohnya, kaedah tradisional membaca senarai rangkaian tidak boleh membawa beberapa ciri-ciri elektrik dan keperluan dalam diagram skematik ke rancangan PCB, jadi ia tidak sesuai untuk rancangan kelajuan tinggi."

Selain kawat automatik, desain selari juga adalah cara yang efektif untuk meningkatkan efisiensi desain untuk sistem besar. Concurrent design is collaborative design, which means that a circuit board is divided into several parts, and several people design at the same time. Menurut Yulif, alat Mentor Graphics semasa boleh digunakan dalam desain selari. Jika anda simpan desain pada satu mesin, mesin yang lain boleh melihatnya segera, dan garis di kedua-dua sisi boleh secara automatik disambung bersama-sama. Boleh mengurangkan tugas integrasi diantara rancangan berbeza. Yulif berkata: "Pada akhir tahun ini, alat desain paralel Mentor Graphics yang sepenuhnya dinamik extremePCB akan tersedia kepada pasar. Pada masa itu, jurutera akan mampu melakukan desain paralel sepenuhnya masa sebenar sama seperti bermain CS di rangkaian. Dilihat oleh pihak lain dalam masa sebenar boleh memudahkan kerjasama antara jurutera di tempat yang berbeza." Untuk desain bersamaan, ia tidak hanya memerlukan alat desain yang baik, tetapi juga kaedah desain yang baik. Ralat bersamaan tidak patut dibahagi terlalu baik atau terlalu luas. Dua atau tiga orang lebih masuk akal, jika tidak, idea-idea terlalu berpecah, yang tidak menyebabkan rancangan.

Selain PCB: Pertimbangan aras sistem untuk isu kelajuan tinggi

Apabila sistem berkembang dari ratusan megabyte hingga puluhan gigabyte, desain cip, desain pakej, dan desain sistem tidak lagi boleh dianggap secara terpisah. Untuk produk berakhir tinggi, desain pakej dan desain sistem patut dianggap semasa merancang cip.

Selepas menghapuskan masalah perisian sendiri, bagaimana untuk menyegerakan proses, mengurangkan ralat jurutera dari proses, dan memungkinkan jurutera untuk dedikasikan lebih banyak tenaga kepada rancangan, sehingga produk masuk ke pasar secepat mungkin, juga telah menjadi kandungan yang dipertimbangkan oleh pembuat EDA.

Secara umum, garis sambungan pada sistem bermula dari I/O cip (Silicon), melalui bump dan substrat pakej, mencapai pin pakej, kemudian melalui PCB ke pin, substrat, bump dan pin pakej lain. Chip I/O. Chips, pakej, dan papan sirkuit adalah tiga kawasan yang berbeza. Inginer sebelumnya tidak akan mempertimbangkan mereka secara keseluruhan apabila merancang, dan mereka tidak dapat mengetahui idea-idea enjiner lain. Namun, semasa frekuensi desain meningkat, kawasan cip berkurang, dan siklus desain berkurang, penghasil patut mempertimbangkan desain pakej dan desain PCB semasa merancang cip, sehingga tiga boleh bergabung secara efektif. "Pada masa ini, tidak kira-kira dari perspektif integriti isyarat atau siklus desain, kita perlu mempertimbangkan desain Silicon-Package-Board pada masa yang sama, dan koordinasikan hubungan antara mereka. Sebagai contoh, kadang-kadang akan ada banyak masalah masa yang sukar boleh mudah diselesaikan dalam pakej."