Teknik PCB - Guna Pertukaran RapidIO Serial untuk menangani Integriti Isyarat Design Board Circuit Kelajuan Tinggi

Masalah integriti isyarat (SI) adalah menjadi isu yang semakin bimbang untuk perancang perkakasan digital. Sebagai stesen asas tanpa wayar, pengawal rangkaian tanpa wayar, infrastruktur rangkaian wayar, dan sistem aviasi tentera telah meningkat lebar kadar data, rancangan papan sirkuit telah menjadi semakin kompleks.

Pada masa ini, pautan berantai kelajuan tinggi diantara cip telah digunakan secara luas untuk meningkatkan prestasi tekanan umum. Pemproses, FPGA, dan pemproses isyarat digital boleh menghantar jumlah besar data satu sama lain. Selain itu, data mungkin perlu dihantar dari papan sirkuit dan dihantar melalui pesawat belakang ke kad tukar, dan kad tukar boleh menghantar data ke kad lain dalam chassis atau di tempat lain dalam "sistem". Penukaran yang menyokong RapidIO boleh menyadari sambungan antara komponen yang berbeza ini, dan digunakan secara luas untuk memenuhi keperluan lebar jalur masa sebenar aplikasi ini.

Artikel ini terutama membincangkan masalah integriti isyarat yang berkaitan dengan rancangan antaramuka kelajuan tinggi (fungsi utama penukaran RapidIO menyokong rancangan antaramuka kelajuan tinggi) dan perkara yang berkaitan lain. Optimisasi fungsi penukaran RapidIO adalah untuk mencapai integriti isyarat yang lebih tinggi dalam reka kelajuan tinggi.

cabaran rancangan antaramuka kelajuan tinggi

Kualiti isyarat sangat penting untuk semua aspek sistem. Untuk RapidIO siri, kualiti isyarat dikwantifikasikan oleh saiz diagram mata yang diterima. Diagram mata yang menerima adalah trajektori terus menerus yang tak terbatas, di mana bentuk gelombang akan berulang dengan trajektori terdahulu. Semakin besar diagram mata terbuka, semakin baik kualiti isyarat.

Kualiti isyarat mungkin terpengaruh dalam banyak cara: bunyi atau isyarat lain yang kacau dalam saluran isyarat, kawalan saluran isyarat yang lemah, kondukti atau radiasi dari sumber luar, dan bunyi yang dijana oleh sistem sendiri. Kombinasi semua faktor di atas akan menyebabkan diagram mata penerima berkurang. Selain masalah aras papan, integriti isyarat juga boleh dipengaruhi oleh sumber (penghantaran akhir) dan destinasi (penghantaran akhir) sambungan. Oleh itu, ciri-ciri IC sumber dan destinasi patut dianggap dalam keseluruhan integriti isyarat aras sistem.

Pertimbangan untuk desain aras papan

Adapun rancangan papan sirkuit, faktor umum yang patut dianggap termasuk:

1. Input kuasa papan sirkuit, output dan distribusi pengatur setempat

2. Generasi dan distribusi jam

3. Memutus

4. Bahan asas PCB

5. Sambungan Chip-to-chip

6. Sambungan antara papan sirkuit dan sambungan latar belakang

7. Pengumpulan papan sirkuit dan kawalan impedance

8. Sambung, kabel dan sambungan antar-rak

Apabila frekuensi operasi lebih tinggi dari 300MHz, kebanyakan praktek terbaik desain yang berlaku untuk desain papan sirkuit frekuensi lebih rendah perlu diubahsuai. Faktor yang muncul bila panjang gelombang boleh dibandingkan dengan saiz papan sirkuit mesti dianggap. Ini tidak hanya berlaku untuk panjang gelombang frekuensi asas, tetapi juga untuk komponen Fourier (domain frekuensi) yang membentuk bentuk gelombang lengkap.

Bahan FR4 masih boleh digunakan dengan sukses sebagai bahan as as untuk papan sirkuit, tetapi pada frekuensi yang lebih tinggi, tidak hanya konstan dielektrik bahan perlu dianggap, tetapi juga faktor kehilangan. Design vias juga menjadi sangat penting, kerana impedance panjang tabung yang tidak digunakan (yang mempunyai kesan yang tidak terlihat pada frekuensi yang rendah) tidak akan sepadan dengan impedance papan sirkuit yang lebih tebal dan layar belakang. Lebih baik selesaikan simulasi post-desain untuk menarik perhatian kepada kawat dengan integriti isyarat yang kurang daripada ideal dan untuk menunjukkan kawasan percakapan salib.

Masalah khusus integriti isyarat pada papan sirkuit disebabkan oleh wujud bas pemproses kelajuan tinggi dan antaramuka memori kelajuan tinggi, generasi jam dan bunyi jam, dan berbagai sumber bunyi papan sirkuit, biasanya termasuk: bas paralel satu-akhir, distribusi kuasa, pencegahan impedance Matching, lompatan tanah, crosstalk dan generasi jam.

Switch RapidIO Serial

Sambungan RapidIO Serial boleh digunakan untuk menangani beberapa masalah integriti isyarat yang dibincangkan di atas. RapidIO adalah piawai dewasa dan terbuka untuk sambungan antara cip, papan sirkuit, dan chassis. Ia dirancang oleh penghasil utama dalam bidang komputer terkandung untuk memenuhi keperluan peralatan dalam infrastruktur tanpa wayar, rangkaian, penyimpanan, saintifik, tentera, dan pasar industri. Kepercayaan, keutamaan-kos, prestasi dan keperluan skalabiliti.

RapidIO adalah paket data titik-titik menukar protokol sambungan yang direka untuk memenuhi keperluan aplikasi terkandung semasa dan masa depan. Spesifikasi siri pautan fizik RapidIO lapisan 1x/4x boleh memenuhi keperluan media lapisan fizik peranti yang menggunakan sambungan siri elektronik. Spesifikasi ini takrifkan antaramuka lapisan fizikal bersiri dupleks penuh (pautan) diantara peranti yang menggunakan isyarat perbezaan tidak arah. Selain itu, untuk aplikasi yang memerlukan prestasi pautan yang lebih tinggi, ia juga membolehkan empat pautan berantai digabung. Ia juga menentukan protokol untuk pengurusan pautan dan penghantaran paket data melalui pautan.

Arkitektur sistem RapidIO terdiri dari komponen titik akhir dan struktur tukar yang menyambung titik akhir. Bayangkan titik akhir sebagai titik permulaan dalam sistem mel, dan tukar sebagai pejabat pos yang mencegah pakej dan menghantarnya ke destinasi. Arkitektur sambungan RapidIO dibahagi menjadi arkitektur lapisan mengikut spesifikasi, termasuk lapisan logik, lapisan pengangkutan umum, dan lapisan fizikal. Lapisan fizikal protokol RapidIO diproses oleh penyerealiser-deserializer cip (SerDes). Karakteristik SerDes mempunyai kesan tertentu pada masalah integriti isyarat yang dihadapi oleh perancang perkakasan semasa merancang papan sirkuit. Banyak aspek lain desain tukar juga akan mempengaruhi integriti isyarat.

Karakteristik penukaran RapidIO mempermudahkan desain papan sirkuit dan mencapai integriti isyarat tinggi

Jenerasi jam

Sejauh initiator berkaitan, suis sRIO mesti mempunyai isyarat jam bebas bunyi yang mencapai kecemasan rendah. Isyarat ketagihan rendah pada dasarnya mempunyai ciri-ciri bunyi fasa rendah. Jika isyarat jam input ditambah untuk mencapai isyarat output frekuensi yang lebih tinggi, sirkuit cip mesti ditambah untuk menghasilkan bunyi fasa yang paling kecil. Tundra â™s Tsi57x berantai Switches RapidIO menghasilkan isyarat output sehingga 3.125Ghz dengan menggunakan jam 125MHz dan 155MHz dengan amplifikasi kebisingan rendah PLL terintegrasi. Banyak produk menggunakan sirkuit bebas untuk mencapai fungsi di atas, sehingga mereka tidak dapat mencapai kecemasan rendah seperti cip tukar Tundra. Kejelasan isyarat output tidak sebaik apabila menggunakan cip tukar Tundra, membuat ia sukar untuk reka papan sirkuit untuk tolerasi masalah integriti isyarat aras papan lain yang dibincangkan di atas.

Pre-fokus transmisi boleh diprogram dan persamaan penerima

Dalam rancangan papan sirkuit kelajuan tinggi, kerana isyarat dihantar dari cip ke cip melalui papan sirkuit atau melalui pesawat belakang, perlukan pertimbangan isyarat. Secara singkat, isyarat sebenar akan menurun kekuatan apabila ia mencapai titik akhir, dan perubahan fasa mungkin berlaku. Secara umum, dalam semua media, harmonik frekuensi lebih tinggi mempunyai proporsi yang lebih besar dari perlawanan harmonik frekuensi lebih rendah. Meningkatkan isyarat keseluruhan tidak cukup, kerana ia memperbesar lantai bunyi dan tidak menyelesaikan masalah pemindahan fasa. Switches RapidIO Serial dan titik akhir (seperti semua reka kelajuan tinggi lain seperti GbE dan 10GbE) menggunakan teknologi untuk mengelakkan masalah ini dan menyimpan integriti isyarat asal.

Untuk memahami kesan pemindahan awal-fokus penghantaran dan penerima, anda boleh meninjau diagram mata. Tujuan adalah untuk mencapai "membuka mata". Jika teknik ini tidak digunakan, diagram mata akan mula "tutup".

Teknologi pre-teknologi penghantaran boleh menambah frekuensi tinggi ke isyarat penghantaran untuk menyelesaikan masalah pengurangan isyarat dan perubahan fasa antara titik akhir. Oleh itu, selain daripada mereplikasikan semua frekuensi (kaedah ini juga akan meningkatkan konsumsi kuasa keseluruhan cip penyukaran), perdagangan pra-fokus boleh meningkatkan bentuk gelombang output secara efektif melalui fungsi perdagangan, meningkatkan frekuensi tinggi bentuk gelombang output, dan menggunakan komponen maya untuk mengawalnya. Lakukan pergerakan fasa untuk menyelesaikan pergerakan fasa disebabkan oleh medium penghantaran. Kaedah ini cukup berkesan untuk menjaga integriti isyarat dan menjaga diagram mata.

Walaupun tekanan awal penghantaran biasanya dilaksanakan dalam banyak ICs kelajuan tinggi untuk optimisikan integriti isyarat aras sistem keseluruhan, tekanan awal penghantaran pada "hujung penghantaran" patut digunakan bersama dengan persamaan penerima pada "hujung penerima". Pemegangan penerima menggunakan fungsi pemancaran peningkat untuk membalas kehilangan pemancaran frekuensi tinggi dan perubahan fasa disebabkan oleh papan sirkuit dan pesawat belakang. Kerana kerugian transmisi ini berlaku sebelum isyarat mencapai IC destinasi (dalam artikel ini, tukar RapidIO berantai), biasanya tukar mesti mengambil tindakan sebelum isyarat dihantar ke bahagian transmisi berikutnya (tukar lain) atau titik akhir dalam sistem Kompensasi untuk kerugian ini. Kesan persamaan penerima sama dengan kesan pre-fokus trasmis, yang boleh meningkatkan nisbah isyarat-kepada-bunyi keseluruhan. Perhatian: Setiap pautan yang disambung ke cip tukar mungkin mempunyai ciri-ciri yang berbeza.

Sama seperti, perlukan persamaan penerima bagi setiap pautan akan berbeza dan perlu diprogram sebelum ia boleh digunakan. Semua tukar Tundra RapidIO Tsi57x mempunyai ciri-ciri ini, dan dalam terma integriti isyarat, ciri-ciri ini akan sangat mudah desain aras sistem.

Design pertukaran segerak dan asynchronous

Piawai RapidIO berantai menyokong tiga kadar pautan berbeza: 1.25G baud, 2.5G baud dan 3.125G baud. Penukaran boleh dibahagi ke dua kategori: segerak dan tidak segerak.

Tukar segerak merujuk kepada tukar di mana semua port mesti beroperasi dengan kelajuan yang sama.

Penukaran asinkron merujuk pada penukaran dimana setiap port boleh beroperasi pada frekuensi yang diperlukan oleh permintaan lalu lintas pautan tertentu.

Dalam kebanyakan aplikasi, penyelesaian terbaik adalah penukaran tidak tersimpan, yang tidak hanya mempunyai kelebihan untuk memenuhi permintaan komunikasi dengan konsumsi kuasa sistem umum yang lebih rendah, tetapi juga mempunyai sedikit kesan pada perbualan salib dalam terma integriti isyarat.

Pakej dan sambungan

Masalah integriti isyarat mungkin dipengaruhi oleh pakej dan desain bahan asas. Contohnya, pengimbasan flip-chip prestasi tinggi dan ikatan wayar boleh meningkatkan penghantaran kuasa dan mengurangkan kehilangan kembali. Untuk tukar RapidIO, penting untuk meningkatkan persamaan impedance untuk menjaga impedance perbezaan 100 ohm dan variasi rendah. Mengbalik pakej cip boleh membantu memperbaiki situasi di atas.

Petakan sferi efisien

Pembekal cip silikon mungkin memilih peta sferik untuk mempermudahkan penghantaran isyarat dari cip ke grid bola, tetapi perannya tidak terbatas kepada ini. Dalam situasi ideal, pelaksanaan aras sistem keseluruhan akan dianggap bila merancang peta sferik. Contohnya, bila merancang peta sferik, ingat untuk paut IC periferik ke cip tukar. Rancangan patut optimum untuk minimumkan bilangan lapisan dan kawasan yang diperlukan, yang boleh meningkatkan integriti isyarat rancangan akhir. IC yang dilengkapi dengan pemetaan sferik yang cukup padat memerlukan banyak lapisan pada papan sirkuit untuk menghantar isyarat keluar dari IC, yang membawa kepada desain aras sistem yang bernilai tinggi. Masalah lain ialah perbualan salib antara saluran isyarat, yang disebutkan dalam perbezaan antara pertukaran RapidIO yang segera dan asinkron di atas. Masalah yang berkaitan dengan perbualan salib antara saluran isyarat dan pemetaan sferik efisien adalah jarak antara kuasa dan pin tanah. Jika terlalu banyak port RapidIO berantai disisipkan ke dalam pakej kecil, ia boleh menyebabkan masalah integriti isyarat disebabkan perbualan salib, yang boleh membawa ke "mata tertutup" apabila isyarat dihantar dari tukar ke titik akhir.

Kandungan konvensi

Sekarang, mari kita ulangi aspek lain integriti isyarat, yang merupakan isu reka aras papan. Penjana boleh mengambil banyak panduan desain untuk mengawal kesan bunyi. Secara umum, praktek reka yang baik boleh membantu reka papan sirkuit mengawal bunyi isyarat yang dijana oleh komunikasi aras papan, termasuk mengawal sumber bunyi luaran dan memecahkan bunyi peranti sendiri.

Pertama, semua rancangan patut guna lebar jejak, jarak, dan topologi yang betul untuk pastikan halangan setiap jejak sepadan dengan peranti penghantarannya. Tidak sepadan kemungkinan boleh mempengaruhi kualiti pinggir utama dan mengikut, menetapkan masa lambat, perbualan salib, dan EMI.

Ia diperlukan untuk memastikan bahawa terdapat ruang saluran yang cukup diantara kumpulan isyarat penyegerakan, dan panjang saluran mesti terhad dan ofset diantara isyarat pasangan berbeza mesti dikurangkan. Apabila kabel, bilangan pengalihan lapisan kabel patut diminumkan untuk hadapi kesan parasit. Biaya vias dalam induksi yang tidak diperlukan dan kapasitasi tersesat sangat tinggi dan seharusnya dikurangkan. Kecuali pads BGA, setiap saluran biasanya membenarkan sehingga dua vial.

Pengesahan teliti integriti isyarat adalah penting. Dengan penggunaan parasit dijangka, analisis pra-desain boleh menyediakan data yang diperlukan untuk memahami prestasi desain, tetapi parasit pos-desain yang tepat boleh menyediakan perincian yang diperlukan untuk menemukan masalah integriti isyarat potensi. Dengan kaedah ini, senarai jaringan sirkuit boleh dicipta untuk simulasi dan hasil yang direkam.

Jika saluran dan saluran isyarat dikurangkan sebanyak mungkin, dilindungi oleh lapisan tanah atau secara fizikal terpisah antara satu sama lain, dan perhatikan untuk menghindari ketidaksepadan impedance atau mana-mana konfigurasi yang menyebabkan resonansi, integriti isyarat yang baik boleh dicapai.

Pilih cip tukar RapidIO berantai untuk mencapai integriti isyarat yang lebih tinggi

Bagaimana desainer memilih tukar RapidIO berantai? Sama seperti praktek reka yang baik boleh membantu perancang papan sirkuit mengawal bunyi isyarat yang dijana oleh komunikasi papan sirkuit, perancang perkakasan perlu mempertimbangkan secara aktif ciri-ciri generasi jam, teknologi pembekalan yang optimum, pemetaan sferik yang efektif, Dan suis RapidIO berantai yang direka secara asinkron boleh memastikan integriti isyarat tinggi bagi reka aras sistem. Jelas sekali, bila memilih antaramuka berantai, cip yang dipilih oleh perancang mesti tidak hanya mempunyai fungsi yang sesuai, tetapi juga cip tukar yang direka untuk menyelesaikan masalah isyarat kelajuan tinggi.

Semasa ini, Tundra Semiconductor Corporation boleh menyediakan tiga generasi produk bertukar RapidIO berantai dengan ciri-ciri di atas. Garis produk Tsi 57x termasuk Tsi574, Tsi576 dan Tsi578. Bilangan port bervariasi dari 4 hingga 16 port, dan kelajuan operasi bervariasi dari 1.25G hingga 3.125G. Setiap port menyokong saluran x1 dan x4 untuk dipilih, dan penggunaan kuasa setiap port adalah 120 hingga 200mW. Garis produk Tsi57x mempunyai semua ciri integriti isyarat yang diterangkan dalam artikel ini, termasuk pemindahan prafokus transmisi dan penerima. Berbanding dengan garis produk Tsi56x sebelumnya, produk ini telah menambah beberapa fungsi baru, termasuk fungsi multicast dan pemantauan prestasi matriks. Selain itu, banyak fungsi pengurusan komunikasi lanjut telah ditetapkan untuk memenuhi keperluan prestasi tinggi aplikasi seperti stesen as as tanpa wayar, pengawal rangkaian tanpa wayar, infrastruktur rangkaian wayar, dan sistem avionik tentera.

Ringkasan artikel ini

Melalui analisis di atas, ia boleh ditemukan bahawa jika anda familiar dengan peraturan desain as as, mana-mana masalah tradisional berkaitan dengan integriti isyarat yang tidak baik, seperti bunyi, kesan sementara, bercakap salib atau gelisah, boleh dihindari apabila sambungan frekuensi tinggi (seperti RapidIO siri) digunakan dalam sistem. .