Teknik PCB - Kawalan PCB kelajuan tinggi dan rancangan kompatibilitas elektromagnetik

(1) cabaran yang dihadapi oleh desain sistem elektronik

Dengan peningkatan skala besar dalam kompleksiti desain sistem dan integrasi, perancang sistem elektronik terlibat dalam desain sirkuit di atas 100MHZ, dan frekuensi operasi bas telah mencapai atau melebihi 50MHZ, dan beberapa bahkan melebihi 100MHZ. Pada masa ini, sekitar 50% rancangan mempunyai frekuensi jam lebih dari 50MHz, dan hampir 20% rancangan mempunyai frekuensi jam lebih dari 120MHz.

Apabila sistem berfungsi pada 50MHz, akan ada kesan garis penghantaran dan masalah integriti isyarat; apabila jam sistem mencapai 120MHz, kecuali pengetahuan rancangan sirkuit kelajuan tinggi digunakan, PCB direka berdasarkan kaedah tradisional tidak akan berfungsi. Oleh itu, teknologi merancang sirkuit kelajuan tinggi telah menjadi kaedah merancang yang perancang sistem elektronik mesti menerima. Kemudahan kawalan proses desain hanya boleh dicapai dengan menggunakan teknik desain pereka sirkuit kelajuan tinggi.

(2) Apakah sirkuit kelajuan tinggi

Secara umum dipercayai bahawa jika frekuensi sirkuit logik digital mencapai atau melebihi 45MHZ~50MHZ, dan sirkuit yang bekerja di atas frekuensi ini telah mengambil bahagian tertentu dari seluruh sistem elektronik (misalnya, 1/3), ia dipanggil sirkuit kelajuan tinggi.

Sebenarnya, frekuensi harmonik pinggir isyarat lebih tinggi daripada frekuensi isyarat sendiri. Ia adalah pinggir yang meningkat dan jatuh isyarat (atau lompat isyarat) yang menyebabkan hasil tidak dijangka dalam penghantaran isyarat. Oleh itu, secara umum disetujui bahawa jika lambat penyebaran garis lebih besar daripada 1/2 masa naik hujung pemandu isyarat digital, isyarat tersebut dianggap sebagai isyarat kelajuan tinggi dan menghasilkan kesan garis pemandu.

Pemindahan isyarat berlaku pada saat keadaan isyarat berubah, seperti masa naik atau jatuh. isyarat melepasi masa yang tetap dari hujung pemandu ke hujung penerimaan. Jika masa penghantaran kurang dari 1/2 masa naik atau jatuh, isyarat terrefleks dari hujung penerima akan mencapai hujung pemandu sebelum isyarat mengubah keadaan. Sebaliknya, isyarat terreflected akan mencapai akhir pemacu selepas isyarat mengubah keadaan. Jika isyarat terrefleksi kuat, bentuk gelombang yang tergantung mungkin mengubah keadaan logik.

(3) Penentuan isyarat kelajuan tinggi

Di atas kita telah menentukan persyaratan untuk kejadian kesan garis transmisi, tetapi bagaimana kita tahu sama ada lambat garis lebih besar daripada 1/2 masa naik isyarat hujung pemacu? Secara umum, nilai biasa masa naik isyarat boleh diberi dalam manual peranti, dan masa penyebaran isyarat ditentukan oleh panjang kawat sebenar dalam reka PCB. Figur berikut menunjukkan hubungan yang sepadan antara masa naik isyarat dan panjang kawat yang boleh dibenarkan (lambat).

Lembatan per unit inci pada PCB adalah 0.167ns. Namun, jika terdapat banyak vias, banyak pins peranti, dan banyak kekangan ditetapkan pada kabel rangkaian, kelalaian akan meningkat. Secara umum, masa naik isyarat peranti logik kelajuan tinggi adalah kira-kira 0.2ns. Jika ada cip GaAs di papan, panjang kabel maksimum adalah 7.62mm.

Biarkan Tr adalah masa naik isyarat dan Tpd adalah lambat penyebaran garis isyarat. Jika Tr â¥4Tpd, isyarat jatuh di kawasan yang selamat. Jika 2Tpdâ¥Trâ¥4Tpd, isyarat jatuh dalam kawasan ketidakpastian. Jika Tr ⤤2Tpd, isyarat jatuh di kawasan masalah. Untuk isyarat yang jatuh di kawasan tidak pasti dan kawasan masalah, kaedah kabel kelajuan tinggi patut digunakan.

(4) Apa garis penghantaran

Jejak pada papan PCB boleh sama dengan serangkaian dan kapasitasi selari, struktur perlahan dan induktansi yang dipaparkan dalam figur di bawah. Nilai tipis perlawanan siri adalah 0.25-0.55 ohms/kaki. Kerana lapisan yang mengisolasi, perlawanan perlawanan selari biasanya sangat tinggi. Selepas menambah resistensi parasitik, kapasitas dan induktan ke kawat PCB sebenar, impedance terakhir pada kawat dipanggil impedance karakteristik Zo. Semakin lebar diameter wayar, semakin dekat kuasa/tanah, atau semakin tinggi konstan dielektrik lapisan pengasingan, semakin kecil impedance karakteristik. Jika pengendalian garis penghantaran dan hujung penerimaan tidak sepadan, isyarat semasa output dan keadaan stabil akhir isyarat akan berbeza, yang menyebabkan isyarat tersembunyi pada hujung penerimaan, dan isyarat tersembunyi ini akan dihantar kembali ke hujung penghantaran isyarat dan disembunyikan semula. Sebagaimana tenaga menurun, amplitud isyarat terrefleks akan menurun sehingga tenaga dan arus isyarat stabil. Kesan ini dipanggil oscilasi, dan oscilasi isyarat sering boleh dilihat pada pinggir yang meningkat dan jatuh isyarat.

(5) Kesan garis penghantaran

Berdasarkan model garis trasmis yang ditakrif di atas, untuk menghitung, garis trasmis akan membawa kesan berikut ke seluruh rancangan sirkuit.

Sinyal berputar

⢢ Berulang-ulang melewati ralat ambang aras logik Pertukaran Salah

♪ Overshot/Undershot

¢ Suara Diinduksi (atau percakapan salib)

Radiasi EMI

5.1 Isyarat tercermin

Jika jejak tidak dihentikan dengan betul (persamaan terminal), maka denyutan isyarat dari hujung pemandu diselarang pada hujung penerima, menyebabkan kesan tidak dijangka dan mengganggu profil isyarat. Apabila kerosakan sangat signifikan, ia boleh menyebabkan pelbagai ralat dan menyebabkan kegagalan desain. Pada masa yang sama, kelemahan isyarat terganggu kepada bunyi meningkat, yang juga boleh menyebabkan gagal desain. Jika situasi di atas tidak dianggap cukup, EMI akan meningkat secara signifikan, yang tidak hanya akan mempengaruhi hasil desain sendiri, tetapi juga menyebabkan kegagalan seluruh sistem.

Alasan utama bagi isyarat yang diselarang adalah: jejak terlalu panjang; garis penghantaran yang tidak ditamatkan dengan persamaan, kapasitas berlebihan atau indutan, dan ketidakpersamaan impedance.

5.2 Lembatan dan ralat masa

Lambat isyarat dan ralat masa muncul sebagai: isyarat tidak melompat selama masa apabila isyarat berubah diantara ambang tinggi dan rendah aras logik. Lambat isyarat yang berlebihan boleh menyebabkan ralat masa dan kekeliruan fungsi peranti.

Masalah biasanya muncul bila ada penerima berbilang. Penjana sirkuit mesti menentukan lambat masa terburuk untuk memastikan keperluan desain. Alasan untuk perlahan isyarat: pemandu terlalu muat, dan kabel terlalu panjang.

5.3 Beberapa kali menyeberangi ralat ambang aras logik

Isyarat boleh melewati ambang aras logik banyak kali semasa proses trangsi, yang mengakibatkan jenis ralat ini. Ralat menyeberangi ambang aras logik berbilang kali adalah bentuk khas oscilasi isyarat, iaitu, oscilasi isyarat berlaku berhampiran ambang aras logik, dan menyeberangi ambang aras logik berbilang kali akan menyebabkan gangguan fungsi logik. Penyebab isyarat terrefleks: jejak panjang, garis transmisi tidak terhempas, kapasitas atau indutan berlebihan, dan ketidaksepadan impedance.

5.4 Overshot dan undershoot

Tembakan berlebihan dan bawah-lebihan datang dari dua sebab: jejak terlalu panjang atau isyarat berubah terlalu cepat. Walaupun sebahagian besar ujung penerimaan komponen dilindungi oleh diod perlindungan input, kadang-kadang aras melebihi tinggi ini akan jauh melebihi julat tenaga bekalan kuasa komponen dan komponen kerosakan.

5.5 Crosstalk

Crosstalk dipaparkan seperti apabila isyarat melewati garis isyarat, isyarat yang berkaitan akan diakibatkan pada garis isyarat disebelahnya pada PCB. Kami memanggilnya crosstalk.

Semakin dekat garis isyarat ke tanah, semakin besar ruang garis, dan semakin kecil isyarat salib dijana. Isyarat asinkron dan isyarat jam lebih cenderung untuk saling bercakap. Oleh itu, kaedah perbualan salib adalah untuk membuang isyarat perbualan salib atau melindungi isyarat yang diganggu serius.

5.6 Radiasi elektromagnetik

EMI (Interference Electro-Magnetic) merujuk kepada interference electromagnetic. Masalah yang disebabkan termasuk radiasi elektromagnetik yang berlebihan dan susceptibiliti kepada radiasi elektromagnetik. EMI muncul dalam bahawa apabila sistem digital diaktifkan, ia akan radiasi gelombang elektromagnetik ke persekitaran sekeliling, dengan itu mengganggu operasi normal peralatan elektronik di persekitaran sekeliling. Alasan utama ialah frekuensi operasi sirkuit terlalu tinggi dan bentangan tidak masuk akal. Terdapat alat perisian untuk simulasi EMI, tetapi simulator EMI amat mahal, dan sukar untuk menetapkan parameter simulasi dan keadaan sempadan, yang akan mempengaruhi secara langsung akurat dan praktikal keputusan simulasi. Pendekatan yang paling umum adalah untuk melaksanakan peraturan reka-reka berbeza untuk mengawal EMI dalam setiap aspek reka-reka, untuk menyedari peraturan-dipandu dan kawalan dalam setiap aspek reka-reka.

(6) Kaedah untuk mengelakkan kesan garis penghantaran

Dalam pandangan pengaruh yang diperkenalkan oleh masalah garis penghantaran di atas, mari kita bercakap tentang kaedah untuk mengawal pengaruh ini dari aspek berikut.

6.1 Kawal panjang kabel rangkaian kunci secara ketat

Jika ada pinggir transisi kelajuan tinggi dalam rancangan, masalah kesan garis transmisi pada PCB mesti dianggap. Chip sirkuit integrasi cepat dengan frekuensi jam yang sangat tinggi yang biasanya digunakan sekarang mempunyai masalah seperti itu. Terdapat beberapa prinsip asas untuk menyelesaikan masalah ini: jika litar CMOS atau TTL digunakan untuk desain, frekuensi operasi kurang dari 10MHz, dan panjang kawat tidak sepatutnya lebih dari 7 inci. Panjang kawat tidak sepatutnya lebih dari 1.5 inci pada 50MHz. Jika frekuensi operasi mencapai atau melebihi 75MHz, panjang kawat sepatutnya 1 inci. Panjang kabel maksimum bagi cip GaAs sepatutnya 0.3 inci. Jika piawai ini diluar, akan ada masalah garis penghantaran.

6.2 Secara rasional merancang topologi kawat

Cara lain untuk menyelesaikan kesan garis penghantaran adalah memilih laluan kawat yang betul dan topologi terminal. Struktur topologi kabel merujuk kepada urutan kabel dan struktur kabel rangkaian. Apabila menggunakan peranti logik kelajuan tinggi, kecuali panjang cabang jejak disimpan pendek, isyarat dengan pinggir yang berubah dengan cepat akan distorsikan oleh jejak cabang pada jejak batang isyarat. Dalam keadaan biasa, penghalaan PCB menggunakan dua topologi asas, iaitu penghalaan Daisy Chain dan distribusi bintang.

Untuk kawat rantai daisy, kawat bermula dari hujung pemandu dan mencapai setiap hujung menerima berturut-turut. Jika perlawanan siri digunakan untuk mengubah karakteristik isyarat, kedudukan perlawanan siri patut dekat dengan hujung pemacu. Dalam terma mengawal gangguan harmonik tertib tinggi kawat, kawat rantai daisy mempunyai kesan terbaik. Namun, kaedah kabel ini mempunyai kadar distribusi paling rendah, dan ia tidak mudah untuk mengedarkan 100%. Dalam rancangan sebenar, kita membuat panjang cabang dalam kawat rantai daisy secepat mungkin. Nilai panjang selamat sepatutnya: Lembatan Stub <= Trt *0.1.

Contohnya, panjang cabang berakhir dalam sirkuit TTL kelajuan tinggi sepatutnya kurang dari 1.5 inci. topologi ini menguasai ruang kawat yang kurang dan boleh dihentikan dengan resistor tunggal. Namun, struktur kawat ini membuat penerimaan isyarat pada isyarat penerimaan berbeza berakhir asynchronous.

Struktur topologi bintang boleh mengelakkan masalah asinkron isyarat jam, tetapi ia sangat sukar untuk menyelesaikan wayar secara manual pada papan PCB densiti tinggi. Penggunaan penghala automatik adalah cara terbaik untuk menyelesaikan kawalan bintang. Penolak penghentian diperlukan pada setiap cabang. Keperlawanan penentang terminal sepatutnya sepadan dengan impedance karakteristik sambungan. Ini boleh dihitung secara manual atau oleh alat CAD untuk menghitung nilai impedance karakteristik dan nilai perlawanan yang sepadan terminal.

Dalam dua contoh di atas, penahan terminal sederhana digunakan. Dalam latihan, terminal yang lebih kompleks boleh dipilih. Pilihan pertama adalah terminal yang sepadan dengan RC. Terminal yang sepadan RC boleh mengurangkan konsumsi kuasa, tetapi ia hanya boleh digunakan apabila isyarat relatif stabil. Kaedah ini paling sesuai untuk sepadan isyarat garis jam. Kegagalan ialah kapasitasi dalam terminal yang sepadan RC boleh mempengaruhi bentuk dan kelajuan penyebaran isyarat.

Terminal perlahan siri yang sepadan tidak akan menghasilkan konsumsi kuasa tambahan, tetapi akan memperlambat penghantaran isyarat. Kaedah ini digunakan untuk sirkuit pemacu bas dimana lambat masa mempunyai sedikit kesan. Keuntungan terminal perlawanan siri adalah ia boleh mengurangkan bilangan peranti di atas kapal dan ketepatan kawat.

Kaedah terakhir adalah untuk memisahkan terminal yang sepadan. Dengan cara ini, komponen yang sepadan perlu ditempatkan dekat akhir penerima. Keuntungan ialah ia tidak akan menarik isyarat, dan bunyi boleh dihindari dengan baik. Biasanya digunakan untuk isyarat input TTL (ACT, HCT, FAST).

Selain itu, jenis pakej dan jenis pemasangan penentang yang sepadan terminal juga mesti dianggap. Secara umum, resisten lekapan permukaan SMD mempunyai inductans yang lebih rendah daripada komponen lubang melalui, jadi komponen pakej SMD menjadi pilihan pertama. Jika anda memilih resisten dalam baris biasa, terdapat juga dua pilihan untuk pemasangan: menegak dan mengufuk.

Dalam mod pemasangan menegak, satu pin pemasangan penentang sangat pendek, yang boleh mengurangi penentang panas antara penentang dan papan sirkuit, sehingga panas penentang boleh lebih mudah disebar ke udara. Tetapi pemasangan menegak yang lebih panjang akan meningkatkan induktan penentang. Pemasangan mengufuk mempunyai induksi yang lebih rendah disebabkan pemasangan yang lebih rendah. Namun, perlawanan yang terlalu panas akan bergerak. Dalam kes terburuk, lawan akan menjadi sirkuit terbuka, menyebabkan penghentian jejak PCB gagal dan menjadi faktor kegagalan potensi.

6.3 Kaedah untuk menekan gangguan elektromagnetik

Solusi yang baik untuk masalah integriti isyarat akan meningkatkan kompatibilitas elektromagnetik (EMC) papan PCB. Salah satu yang sangat penting adalah untuk memastikan papan PCB mempunyai dasar yang baik. Ia sangat berkesan untuk menggunakan lapisan isyarat dengan lapisan tanah untuk desain kompleks. Selain itu, mengurangi ketepatan isyarat lapisan luar papan sirkuit juga cara yang baik untuk mengurangi radiasi elektromagnetik. Kaedah ini boleh diselesaikan dengan menggunakan teknologi "lapisan kawasan permukaan" desain dan penghasilan PCB. Lapisan kawasan permukaan diselesaikan dengan menambah kombinasi lapisan pengisihan tipis dan lubang-mikro yang digunakan untuk menembus lapisan ini pada proses biasa PCB. Keperlawanan dan kapasitasi boleh dikubur di bawah lapisan permukaan, dan ketepatan jejak per kawasan unit akan hampir ganda. Kurangkan saiz PCB. Pengurangan kawasan PCB mempunyai kesan besar pada struktur topologi jejak, yang bermakna gelung semasa dikurangkan, panjang jejak cabang dikurangkan, dan radiasi elektromagnetik adalah kira-kira proporsional dengan kawasan gelung semasa; pada masa yang sama, ciri saiz kecil bermakna peranti-peranti berkemas kaki-kaki yang mempunyai densiti tinggi boleh digunakan, yang menurunkan panjang wayar, dengan itu mengurangkan gelung semasa dan meningkatkan ciri-ciri kompatibilitas elektromagnetik.

6.4 Teknologi lain yang berlaku

Untuk mengurangi ketinggalan seketika tegangan pada bekalan kuasa cip sirkuit terintegrasi, kondensator penyahpautan patut ditambah ke cip sirkuit terintegrasi. Ini boleh menghapuskan kesan letupan pada bekalan kuasa dan mengurangkan radiasi loop kuasa pada papan cetak.

Apabila kondensator menyambung secara langsung tersambung ke kaki tabung kuasa sirkuit terintegrasi selain dari lapisan kuasa, kesan penyelesaian burr adalah terbaik. Inilah sebabnya beberapa soket peranti mempunyai kondensator penyahpautan, dan beberapa peranti memerlukan jarak antara kondensator penyahpautan dan peranti untuk cukup kecil.

Setiap peranti kelajuan tinggi dan kuasa tinggi sepatutnya ditempatkan bersama-sama sebanyak yang mungkin untuk mengurangkan ketinggalan sementara bagi tenaga bekalan kuasa.

Jika tidak ada lapisan kuasa, sambungan kuasa panjang akan membentuk loop antara isyarat dan loop, menjadi sumber radiasi dan sirkuit sensitif.

Situasi di mana jejak membentuk gelung yang tidak menyeberangi kabel rangkaian yang sama atau jejak lain dipanggil gelung terbuka. Jika gelung melalui wayar lain kabel rangkaian yang sama, ia membentuk gelung tertutup. Dalam kedua-dua kes, kesan antena (antena wayar dan antena loop) terbentuk. Antena menghasilkan radiasi EMI secara luar dan juga sirkuit sensitif sendiri. Gelung tertutup adalah masalah yang mesti dianggap, kerana radiasi yang ia hasilkan adalah kira-kira proporsional dengan kawasan gelung tertutup.

Perhatian akhir

Rancangan sirkuit kelajuan tinggi adalah proses rancangan yang sangat rumit. Algoritma laluan sirkuit kelajuan tinggi ZUKEN (Editor Jalan) dan perisian analisis EMC/EMI (INCASES, Panas-Stage) digunakan untuk menganalisis dan mencari masalah. Kaedah yang diterangkan dalam artikel ini ditujukan secara khusus untuk menyelesaikan masalah desain sirkuit kelajuan tinggi ini. Selain itu, terdapat beberapa faktor yang perlu dipertimbangkan ketika merancang sirkuit kelajuan tinggi, dan faktor-faktor ini kadang-kadang bertentangan satu sama lain. Contohnya, apabila peranti kelajuan tinggi ditempatkan berhampiran satu sama lain, walaupun lambat boleh dikurangi, percakapan salib dan kesan panas yang signifikan boleh berlaku. Oleh itu, dalam rancangan, perlu menimbang berbagai faktor dan membuat kompromi yang meliputi; tidak hanya memenuhi keperluan desain, tetapi juga mengurangi kompleksiti desain. Penggunaan kaedah reka PCB kelajuan tinggi membentuk kemudahan kawalan proses reka, dan hanya kaedah yang boleh kawal yang boleh dipercayai.