Teknik PCB - Kaedah analisis integriti kuasa PCB menggunakan Cadence PI

Abstrakt: Untuk menyelesaikan masalah integriti kuasa PCB berbilang lapisan kelajuan tinggi, pendek siklus pembangunannya dan meningkatkan prestasinya, mengambil sistem inti ARM11 sebagai contoh, satu kaedah menggunakan CadencePI untuk menganalisis integriti kuasa PCB dicadangkan. Dengan menganalisis halangan sasaran sistem kuasa, menentukan nilai, kuantiti dan bentangan kapasitor penyahpautan; analisis jatuh tegangan DC dan ketepatan semasa pesawat kuasa untuk meningkatkan reka PCB dan optimisikan integriti kuasa sistem. Menggunakan platform ujian yang dibina oleh muatan elektronik dinamik untuk uji PCB yang dihasilkan selepas analisis simulasi kuasa, integriti kuasa sistem adalah baik, menunjukkan hasil analisis adalah sah.

Dengan kelajuan isyarat kelajuan tinggi moden semakin cepat dan semakin cepat, pinggir isyarat semakin kuat, tenaga bekalan kuasa cip semakin dikurangi, dan peningkatan frekuensi jam dan kadar pembacaan data memerlukan lebih banyak konsumsi kuasa. Integriti isyarat dalam sistem elektronik Pada masa yang sama analisis dan kajian, bagaimana untuk menyediakan kuasa stabil dan boleh dipercayai kepada sistem elektronik telah juga menjadi salah satu arah kajian utama. Kaedah analisis dan praktek teknik integriti kuasa masih dalam tahap eksplorasi terus menerus. Teknologi simulasi digunakan untuk menyelesaikan masalah integriti kuasa sebanyak yang mungkin dalam tahap awal desain produk di bawah rancangan keseluruhan dan kriteria desain yang memenuhi syarat penghasilan dan ujian. Ia boleh minimumkan biaya produk dan pendek siklus pembangunan. Semasa ini, beberapa alat EDA menyediakan integriti kuasa yang sepadan (Integriti Kuasa, PI) fungsi analisis simulasi. Di antara mereka, Allegro menyediakan antaramuka kerja interaktif yang baik, dan terpisah dengan produk hadapannya Cadence, Orcad, dan Capture. Ralat PCB kompleks lapisan menyediakan penyelesaian yang paling sempurna. Dalam kertas ini, komponen Cadence PI di Allegro digunakan untuk menganalisis integriti kuasa sistem inti ARM11, dan untuk menguji integriti kuasa papan PCB untuk mengesahkan keputusan analisis simulasi.

1 Analisis teori integriti kuasa

1.1 Konsep sistem distribusi kuasa

Dalam sistem elektronik, fungsi subsistem bekalan kuasa adalah untuk menyediakan rujukan tekanan stabil dan semasa pemacu yang cukup untuk semua peranti. Oleh itu, sirkuit bekalan kuasa dan sirkuit fungsional sepatutnya mempunyai sambungan kuasa impedance rendah dan sambungan tanah. Sistem kuasa ideal mempunyai impedance 0, dan potensi pada mana-mana titik dalam pesawat adalah konstan, tetapi sistem kuasa sebenar mempunyai kapasitasi parasit rumit dan indutan, dan tenaga bekalan kuasa yang disediakan oleh cip bekalan kuasa bukanlah nilai konstan ideal.

Sistem Penghapusan Kuasa (PDS) terdiri dari impedance sasaran, Modul Pengatur Tengah (VPM), pesawat kuasa/tanah, kondensator penyahpautan dan kondensator keramik frekuensi tinggi.

Masalah integriti kuasa merujuk kepada rangkaian distribusi kuasa dalam sistem kelajuan tinggi mempunyai impedance input berbeza pada frekuensi berbeza, yang mengakibatkan kegelisahan tegangan △V disebabkan oleh arus bunyi △I dan arus muatan sementara △I' pada bekalan kuasa/pesawat tanah. . Penukaran tegangan ini, pada satu sisi, mempengaruhi pesawat untuk menyediakan rujukan tegangan stabil bagi isyarat digital, pada sisi lain, ia akan menyebabkan tegangan bekalan tenaga yang disediakan untuk gelisah dan mempengaruhi prestasi peranti. Apabila pengalihan tekanan pesawat melebihi julat toleransi peranti, sistem tidak akan berfungsi secara biasa. Kekunci untuk desain sistem distribusi kuasa adalah impedance sasaran Z, yang ditakrif sebagai formula (1):

Dalam formula, Vdd ialah tenaga bekalan kuasa cip, ripple ialah fluktuasi tenaga yang dibenarkan oleh sistem, dan â–³Imax ialah perubahan semasa maksimum sementara cip muatan. Tujuan sistem bekalan kuasa adalah untuk mampu menyediakan arus pemacu yang cukup dengan nilai tegangan konstan dalam masa balas terhad, jadi ia perlu mempunyai impedance bekalan kuasa yang cukup rendah.

1.2 Kaedah untuk menyelesaikan integriti kuasa

Modul peraturan tegangan, pesawat kuasa/tanah, kondensator pemisah dan kondensator keramik frekuensi tinggi bermain peran penting dalam pengendalian sistem distribusi kuasa dalam julat frekuensi berbeza. Dalam julat frekuensi rendah 1KHz hingga beberapa Hz, pelarasan tekanan menyesuaikan semasa output untuk menyesuaikan tekanan muatan; dalam julat frekuensi julat tengah beberapa MHZ hingga ratusan MHZ, bunyi bekalan kuasa terutamanya ditapis oleh kondensator penyahpautan dan pasangan kapal tenaga/tanah PCB; di atas 1 GHz Dalam bahagian frekuensi tinggi, bunyi bekalan kuasa terutamanya ditapis oleh pasangan kapal tenaga/tanah PCB dan kondensator frekuensi tinggi di dalam cip. Apabila melakukan simulasi integriti kuasa, band frekuensi yang benar-benar bermakna adalah kebanyakan dalam band frekuensi beberapa MHZ hingga beberapa ratus MHZ. Sekarang, ada dua cara utama untuk menyelesaikan masalah integriti kuasa:

Satu adalah untuk optimize reka tumpukan dan bentangan PCB. Dalam rancangan PCB kelajuan tinggi, seluruh lapisan tembaga biasanya digunakan sebagai pesawat kuasa/tanah untuk minimumkan impedance input. Sumber tenaga dan pesawat tanah boleh dianggap sebagai kondensator pesawat, terutama dalam tahap frekuensi tengah rendah, resistensi siri yang sama dan induktansi siri yang sama sangat kecil, dan ia mempunyai ciri-ciri pemisahan dan penapisan yang baik. Menyempurnakan persamaan impedance yang dilakukan oleh integriti isyarat pada tahap awal dan standar produksi semasa, secara rasional menetapkan ruang antar lapisan, dan memilih nilai kapasitasi antar-papan yang sesuai, boleh meningkatkan integriti kuasa desain kelajuan tinggi. Nilai kapasitasi bekalan kuasa dan pesawat tanah boleh diharapkan sebagai formula (2):

Dalam formula, εo=8.854 pF; εr=4.5 (nilai kalibrasi bahan FR-4); A ialah kawasan tembaga lapisan kuasa (m2); d ialah selang antara lapisan kuasa tembaga (m). Menurut hasil simulasi, kondensator planar C yang lebih kecil mempunyai lengkung balas impedance yang lebih tinggi dan frekuensi resonansi yang lebih tinggi.

Yang kedua adalah untuk mengatur kapasitor pemisahan. Ini adalah cara paling efektif untuk menyelesaikan masalah integriti kuasa. Dalam sistem frekuensi tinggi, inductans parasitik dalam sistem distribusi kuasa tidak boleh diabaikan, ia secara langsung mengarah kepada peningkatan impedance sistem distribusi kuasa. Kerana kapasitas dan induktansi mempunyai ciri-ciri bertentangan dalam domain frekuensi, kaedah untuk menambah kapasitas boleh digunakan untuk mengurangi peningkatan impedance disebabkan oleh induktansi. Pada masa yang sama, kondensator mempunyai kesan penyimpanan tenaga dan boleh bertindak balas kepada perubahan permintaan semasa dengan kelajuan yang sangat cepat, sehingga ia dapat meningkatkan kemampuan balas sementara bekalan tenaga di kawasan setempat. Bagaimana untuk memilih kondensator dengan nilai kondensasi yang sesuai dan menentukan kedudukan yang sesuai kondensator sehingga pengendalian sistem distribusi kuasa kurang daripada pengendalian sasaran dalam seluruh julat frekuensi operasi sistem PCB telah menjadi kunci untuk memecahkan masalah integriti kuasa. Dengan bantuan Cadence PI, kapasitasi, kuantiti dan tempatan kapasitasi pemisah boleh ditentukan dengan cepat untuk meningkatkan efisiensi pembangunan.

Simulasi integriti kuasa 2

2.1 Sistem inti ARM11

Dalam artikel ini, Cadence PI digunakan sebagai alat simulasi untuk menganalisis integriti kuasa sistem utama ARM11. Sistem inti ARM11 dalam artikel ini menggunakan cip S3C6410. S3C6410 adalah arkitektur ARM11, pakej FBGA, dan cip yang memerlukan bekalan kuasa berbilang. Dalam artikel ini, cip mempunyai 2 tekanan kerja: 1.2 V bekalan kuasa inti, 26 pin bekalan kuasa (10 pin bekalan kuasa inti, 16 pin bekalan kuasa logik); input/output antaramuka bekalan kuasa 3.3 V, terdapat pin bekalan kuasa 30 I/O. Frekuensi kerja di dalam cip ialah 667 MHz, dan frekuensi kerja bagi antaramuka input/output memori luaran ialah 266 MHz. Sistem inti ARM11 mengadopsi struktur tumpukan 8 lapisan, dan jarak diantara lapisan ditetapkan dibawah prasangka simulasi isyarat yang sepadan dengan standar produksi. Artikel ini menggunakan Cadence PI untuk simulasi integriti kuasa rangkaian bekalan kuasa tenaga inti ARM11 VDD_ARM.

Menurut manual data cip S3C6410, konsumsi semasa inti ialah 200 mA, tambah 100% toleransi, nilai penukaran tegangan yang dibenarkan bagi sistem ialah 4%, dan tegangan inti ialah 1.2V. Menurut formula (1), impedance sasaran ditetapkan dalam simulasi Ia adalah 0.12 Ω.

2.2 Simulasi integriti kuasa

2.2.1 Simulasi, analisis, pengesahan dan optimisasi nod tunggal pemilihan kondensator

Dalam simulasi nod tunggal, sambungan fizik sebenar setiap komponen dalam sistem kuasa diabaikan. Anggap bahawa modul VRM pengatur tenaga bekalan kuasa, sumber pengaguman simulasi, sumber semasa, dan semua kondensator disambung secara paralel, simulasi nod tunggal boleh mendapatkan apa yang diperlukan untuk menjaga Capacitance impedance sasaran.

2.2.2 Simulasi berbilang-nod, penempatan kapasitor penyahpautan untuk optimize bentangan

Kerana simulasi-nod tunggal tidak mempertimbangkan bentangan kondensator penyahpautan, untuk mendapatkan keputusan yang lebih tepat, mempertimbangkan kedudukan sumber bunyi dan penyahpautan kondensator, dan melakukan simulasi berbilang-nod dalam julat frekuensi penuh. Dalam simulasi berbilang-nod, Cadence PI bahagikan pesawat kuasa ke grid berbilang mengikut definisi pengguna dan model setiap grid. Kemudian, kondensator pemasangan ditempatkan, modul peraturan tegangan VRM, dan sumber bunyi disambung ke grid tertentu. Titik grid disambung untuk menghasilkan bentuk gelombang simulasi frekuensi-impedance setiap nod.

Untuk mendapatkan ketepatan yang lebih tinggi, saiz grid mesti lebih besar daripada 1/10 panjang gelombang yang sepadan dengan frekuensi tertinggi sistem.

2.2.3 Analisis jatuh tekanan DC IR-Drop statik pesawat kuasa

Untuk cip berfungsi secara biasa, tekanan bekalan kuasa mesti terbatas dalam julat fluktuasi yang dibenarkan. Perubahan kuasa disebabkan oleh dua bahagian: kehilangan DC dan bunyi AC. DC IR-Drop adalah penyebab utama kehilangan DC. Jatuhan tekanan DC IR-Drop statik berkaitan terutama dengan lebar sambungan logam dan lapisan yang digunakan, semasa mengalir melalui laluan, nombor dan lokasi vias. Selepas menetapkan pin bekalan kuasa dan tenggelam semasa dalam Cadence PI, analisis jatuh tegangan DC bagi rangkaian tenaga bekalan kuasa inti ARM11 VDD_ARM selepas bentangan selesai. Apabila frekuensi operasi sistem inti ARM11 adalah 667 MHz, tegangan DC 1.2 V. Julat pengalihan yang dibenarkan adalah +/-0.05 V. Perisian simulasi PI Cadence menghitung gradien tegangan rangkaian VDD_ARM. Nilai maksimum Drop ialah 0.013 V, yang kurang dari julat fluktuasi yang dibenarkan +/-0.05 V, yang sepenuhnya memenuhi keperluan tegangan operasi S3C6410 dan boleh memastikan kestabilan sistem.

2.2.4 Analisis ketepatan semasa pesawat kuasa

Apabila terdapat terlalu banyak botol atau distribusi tidak masuk akal pada pesawat kuasa, arus akan mengalir melalui kawasan yang sempit, yang menyebabkan ketepatan semasa berlebihan di kawasan ini. Kawasan densiti semasa terbesar di pesawat kuasa dipanggil titik panas. Tempat panas mungkin menyebabkan masalah kestabilan panas yang serius. Oleh itu, diperlukan untuk merancang vias secara rasional untuk membuat distribusi densiti semasa papan seragam, dan menghindari cip kunci dan jejak kelajuan tinggi. Tempat panas muncul.

3. Ujian integriti kuasa PCB

Dalam versi pertama PCB, analisis Cadence PI tidak digunakan, tetapi beberapa kondensator pemisahan ditempatkan berdasarkan pengalaman. Semasa nyahpepijat, ia ditemui bahawa bentuk gelombang isyarat digital kelajuan tinggi tidak baik, dan kadang-kadang terdapat ralat. Dalam edisi kedua, melalui analisis Cadence PI, nombor dan kedudukan kapasitor penyahpautan, dan bentangan beberapa asal telah disesuaikan.

Sumber kuasa tukar 1.2 V menyediakan arus output sekitar 0_2～0.8A untuk pesawat kuasa. Apabila muatan dinamik berada pada tensi konstan, impedance output berubah secara peribadi, dan amplitud semasa boleh menyelesaikan lompatan 0.2～0.8 A dalam siklus yang sama. Ia boleh dilihat dari data bahawa integriti kuasa versi kedua PCB yang dihasilkan selepas analisis Cadence PI telah meningkat jauh.

4. Kesimpulan

Selepas analisis simulasi Cadence PI, papan PCB sistem inti ARM11 dihasilkan. Melalui pengukuran sebenar sirkuit, ia ditemukan bahawa setiap sistem distribusi kuasa boleh bekerja dengan baik, yang pada dasarnya konsisten dengan hasil simulasi. Dengan peningkatan kelajuan tinggi frekuensi sistem, sistem distribusi kuasa menjadi lebih kompleks, dan kos produksi dan siklus teknik adalah ketat kawalan. Apabila merancang sistem elektronik, analisis simulasi integriti kuasa dilakukan pada aras sistem untuk simulasi perilaku sistem sebenar, yang meningkatkan efisiensi desain dan mengurangkan ralat desain diperlukan.