Data PCB - Pemimpin cepat dan kualiti tinggi papan muatan makan

"papan muatan makan" adalah term a yang digunakan dalam industri semikonduktor beberapa tahun yang lalu untuk peralatan ujian automatik (ATE) PCB. Namun, dalam tahun-tahun terakhir, mereka telah disebut sebagai "papan antaramuka peranti (DIB)" atau "papan antaramuka prosesor (HIB)" dalam industri setengah konduktor. Pembuat chip memerlukan pemutaran cepat dan penilaian kualiti tinggi produk baru mereka dan sangat maju ketika memesan papan ujian, tidak kira-kira tanda. Ini melebihi keperluan generasi terdahulu papan ujian. Ini kerana cip telah dihasilkan lebih cepat daripada beberapa tahun yang lalu. Pembuat chip ingin menguji produk mereka secepat mungkin kerana mereka menghasilkannya dengan kadar yang lebih cepat. Bingkai masa penghasilan digunakan untuk dua hingga tiga bulan, tetapi hari ini mereka hampir enam hingga lapan minggu. Pembuat chip menuntut chip baru mereka diuji menggunakan papan muatan makan secepat mungkin, dan mereka tidak mahu chip bernilai jutaan dolar untuk duduk tanpa guna.

makan papan muatan

Pembekal ATE PCB mempunyai dua hingga tiga bulan untuk menghantar papan ujian ini. Namun, mereka sekarang mempunyai enam hingga lapan minggu untuk menyelesaikan ATE PCB yang diperlukan oleh penghasil cip. Pembekal ATE PCB boleh meningkatkan petikan mereka dengan termasuk perkhidmatan lain. Contohnya, apabila penyedia perkhidmatan pembuatan elektronik (EMS) seperti Naprotek menyediakan ujian dan pemeriksaan wafer, pemprosesan, potongan, dan pakej setengah konduktor selain papan ujian ATM, pembuatan cip menerima hadiah. Untuk menyediakan PCB ATE berkualiti tinggi, pengetahuan desain dan kaedah desain cerdas diperlukan. Ini termasuk sentuhan halus dan pemahaman tepat bentangan dan kawat berkaitan dengan rancangan papan PCB besar ini, serta pemahaman semua perbezaan halus berkaitan dengan mengurangkan pakej tata grid bola (BGA), mengurangkan secara signifikan jarak antara bola BGA, Dan sentuhan yang baik dan pemahaman yang tepat bagi bentangan dan kawat berkaitan dengan rancangan papan sirkuit besar ini.

Kualiti dan ketepatan

PCB ATE yang direka dengan baik dan tepat adalah hasil dari kaedah, polisi dan prosedur rancangan berbeza. Contohnya, tempatan kondensator bypass dan kehadiran keterangan tegangan mesti dijamin. Sebagaimana desainer kini membina papan 30 hingga 50 lapisan, terdapat papan lain yang jauh melebihi sambungan ke papan berbilang lapisan piawai. Papan ujian ATE berkualiti tinggi dicipta melalui proses desain dedikasi dan mematuhi standar penghasilan yang ketat. Jika tidak, keputusan papan ujian akan terpengaruh. Contohnya, yang mempunyai kadar kegagalan tinggi mungkin tidak tepat. Apabila and a melakukan ini, anda akan membuang chip yang layak dan banyak wang. Oleh itu, di sinilah kualiti bermain. Berikut adalah beberapa langkah awal yang diambil oleh perancang ATE PCB yang mengalami pengalaman untuk memastikan kualiti dan ketepatan. Pertama, mereka mesti menilai fakta bahawa BGA dimuatkan dengan berat dalam ATE PCB hari ini. Sebagaimana saiz pakej peranti tersebut terus berkurang, teknologi pakej ini telah menjadi bergerak. Bukan sahaja BGA berkurang, tetapi ruang pin antara bola BGA juga berkurang. Lima tahun yang lalu, jarak BGA adalah 1.0 atau 0.8 milimeter (mm). Hari ini, ia adalah antara 0.25 dan 0.3 milimeter. Pengurangan yang signifikan dalam jarak pin diterjemahkan ke kekangan desain yang mencabar semasa bentangan PCB. Oleh itu, ruang yang lebih ketat dan BGA yang lebih kecil adalah aspek yang mengalami desain ate pcb mesti mempertimbangkan. Juga pertimbangkan menjadikan lebar kawat lebih sempit. Dua hingga tiga tahun yang lalu, lebar kawat 7 hingga 8 mil. Hari ini, mereka telah menurun ke tiga hingga empat mil.

Mengingat kemajuan teknologi ini, penjana ATE PCB mesti mempunyai pengalaman yang cukup untuk menentukan bentangan dan kabel yang betul. Contohnya, desainer menggunakan BGA ruang 0.3 mm, yang tidak dapat menghapuskan kawat dengan laluan yang sangat luas. Sebaliknya, anda mesti menggunakan ruting 3-4 juta. Teknologi terdahulu adalah apabila kabel dipimpin dari BGA, mereka akan dipimpin dengan lebar yang berbeza. Selepas kabel keluar, perancang akan meningkatkan lebar. Tetapi mengambil produksi BGA hari ini 25 atau 3 juta jejak sebagai contoh. Para desainer tidak dapat meningkatkan jejak kepada tujuh atau lapan batu. Hasilnya akan menjadi kehilangan isyarat yang signifikan atau perubahan kelajuan atau impedance berdasarkan lebar perubahan. Oleh itu, perancang bijak perlu mempertimbangkan ini semasa menjalin dan memilih lebar pasangan berbeza atau menjalin kelajuan tinggi. Pasangan berbeza memerlukan tumpukan tertentu. Pasangan perbezaan ini dirancang mengikut keperluan pembuat cip. Apabila memproduksi papan ATE, workshop memproduksi perlu memastikan pasangan perbezaan sepadan impedance sepadan dengan betul, dan toleransi untuk pasangan perbezaan ini adalah 5%. Contohnya, jika pasangan perbezaan sepadan dengan 100 ohm (Ω) impedance, perancang membenarkan toleransi 5%, yang bermakna toleransi akan antara 95 dan 105 Ω. Jika pasangan perbezaan tidak sepadan dengan betul mengikut impedance yang diberikan kepada pembuat oleh rekaan ate pcb, keputusan ujian cip tidak akan memenuhi ketepatan yang diperlukan.