Data PCB - Tentang pakej aras Wafer

Kemunculan awal pakej aras Wafer didorong oleh penghasilan komponen I/O kelajuan rendah dan transistor kelajuan rendah untuk telefon bimbit, seperti sensor pada cip pasif dan ICs penghantaran kuasa. Saat ini, WLP berada dalam tahap pembangunan, didorong oleh aplikasi seperti Bluetooth, GPS, dan kad bunyi, yang menyebabkan peningkatan permintaan secara perlahan-lahan. Semasa industri maju ke tahap produksi telefon bimbit 3G, pelbagai aplikasi baru untuk telefon bimbit dijangka akan menjadi pemacu pertumbuhan lain untuk WLP, termasuk tuner TV, pemancar FM, dan kenangan tumpukan. Dengan penghasil peranti memori secara perlahan-lahan melaksanakan WLP, ia akan menyebabkan perubahan piawai seluruh industri.

Semasa, teknologi ini digunakan secara luas dalam berbagai medan seperti memori flash, EEPROM, DRAM kelajuan tinggi, SRAM, pemacu LCD, peranti RF, peranti logik, peranti pengurusan kuasa/bateri, dan peranti analog (pengatur, sensor suhu, pengawal, penyembah operasi, penyembah kuasa). Pengepasan aras gelombang terutamanya mengadopsi dua teknologi asas: pengedarkan semula filem tipis dan formasi bump. Yang pertama digunakan untuk menukar kawasan ikatan yang disebarkan sepanjang periferi cip ke kawasan ikatan bump yang disebarkan dalam bentuk tata planar pada permukaan cip. Yang terakhir digunakan untuk mencipta bumps pada kawasan ikatan bump, membentuk array bump.

Pakej aras gelombang

Pada masa ini, terdapat tiga laluan untuk pakej aras Wafer:WLCSP,FOWLP,dan PLP:

WLCSP (Pakej Saiz Chip Aras Wafer), juga dikenali sebagai fan-in WLP, adalah kaedah pakej tradisional untuk penurunan cip akhir. Ia sesuai untuk sirkuit terintegrasi dengan sejumlah kecil pin. Bila bilangan isyarat output IC meningkat,saiz bola tentera menjadi lebih ketat. PCB tidak dapat memenuhi keperluan untuk menyesuaikan saiz IC pakej dan kedudukan pin output isyarat.

FOWLP bermula dengan cip dicing dan kemudian mengedarkan semula kepada wafer berbentuk manusia baru. Kegunaan termasuk kecerunan pakej, meningkat penggemar keluar (lebih antaramuka I/O), prestasi elektrik yang lebih baik dan resistensi panas yang lebih baik. FIWLP dan FOWLP mempunyai aplikasi yang berbeza, tetapi kedua-dua adalah kaedah pakej dominan masa depan. FIWLP digunakan paling luas dalam cip isyarat analog dan campuran, diikuti oleh sambungan tanpa wayar, dan sensor imej CMOS juga dikemas menggunakan teknologi FIWLP. FOWLP akan digunakan terutama untuk cip pemproses dalam peranti bimbit.

PLP (Pakej Aras Panel) sama dengan FOWLP dalam ia mengedarkan semula cip ke panel segiempat yang lebih besar daripada wafer bulat. Kawasan yang lebih besar bermakna lebih simpanan biaya dan efisiensi pakej yang lebih tinggi. Selain itu, memotong cip ke kuasa dua mengarah kepada pakej wafer yang sia-sia, yang panel segiempat boleh mengatasi secara efektif. Namun, ini juga meletakkan permintaan yang lebih tinggi pada litografi dan penyesuaian. Idea as as ialah untuk menyelesaikan pembuatan cip pada masa yang sama dengan pakej langsung pada wafer silikon, pakej unit cip berbilang dalam struktur pakej keseluruhan. Ini mengelakkan langkah untuk mengepakkan setiap cip secara individu dalam pakej konvensional, dengan demikian meningkatkan produktifiti dan mengurangkan kos.

Proses pakej aras Wafer biasanya termasuk langkah berikut:

Persiapan Wafer: Membersihkan dan menyediakan wafer silikon untuk memastikan kepercayaan dan konsistensi proses pakej.

Formasi Struktur Pakej: Melakukan lapisan bahan pakej, biasanya polimer, pada wafer silikon untuk membentuk dasar struktur pakej.

Sambungan Sirkuit: Mencipta wayar logam (ikatan wayar) atau struktur sambungan sirkuit lain pada wafer silikon untuk menyambung sirkuit cip ke struktur pakej.

Pengujian dan Pengesahan Kualiti: Melakukan ujian prestasi elektrik, ujian integriti pakej, dll., untuk memastikan cip pakej memenuhi keperluan kualiti.

Pemisahan Chip: Memisahkan cip pakej dari wafer silikon untuk mendapatkan cip pakej individu.

WLP berdasarkan teknologi BGA dan merupakan bentuk CSP yang diperbaiki dan diperbaiki, mencerminkan keseluruhan keuntungan teknikal BGA dan CSP. Ia mempunyai banyak keuntungan unik:

Efisiensi pemprosesan pakej tinggi: Ia dihasilkan menggunakan proses produksi batch dalam bentuk wafer.

Ia mewarisi keuntungan pakej flip-chip, iaitu, ringan, tipis, pendek, dan kecil.

Kost fasilitas produksi rendah: Ia boleh menggunakan peralatan produksi cip sepenuhnya, mengelakkan perlukan untuk melabur dalam garis produksi pakej terpisah.

Pertimbangan cip dan desain pakej bersatu: Efisiensi desain diperbaiki, dan kos desain dikurangi.

Ciklus produksi dikurangkan: Ia memperpendek secara signifikan keseluruhan proses dari penghasilan cip, pakej ke penghantaran produk, yang menyebabkan pengurangan kos.

Kost-efektiviti: Kost WLP berkaitan dengan jumlah cip pada setiap wafer. Semakin banyak cip di wafer, semakin rendah biaya itu. Pakej ini adalah kaedah pakej yang paling kecil dan paling rendah.

Keuntungan WLP berada dalam kemampuannya untuk teknologi pakej aras cip (CSP) untuk sirkuit integrasi yang lebih kecil. Dengan mengadopsi pakej selari dan teknologi ujian elektronik pada aras wafer, WLP mengurangkan kawasan cip secara signifikan sementara meningkatkan hasil produksi. Lagipun, biaya per I/O sangat dikurangi dengan menjalankan sambungan cip secara selari pada aras wafer. Selain itu, prosedur ujian tahap mati yang mudah mengurangkan lebih lanjut biaya.

Penggunaan pakej aras Wafer membolehkan pakej cip dan ujian dicapai pada aras wafer.