Rancangan Elektronik - Apa tindakan pencegahan untuk desain PCB kelajuan tinggi

(1) Penentuan isyarat kelajuan tinggi

Lembatan per unit inci pada PCB adalah 0.167ns. Namun, jika terdapat banyak vias, banyak pins peranti, dan banyak kekangan ditetapkan pada kabel rangkaian, kelalaian akan meningkat. Secara umum, masa naik isyarat peranti logik kelajuan tinggi adalah kira-kira 0.2ns. Jika ada cip GaAs di papan, panjang kabel maksimum adalah 7.62mm.

Biarkan Tr adalah masa naik isyarat dan Tpd adalah lambat penyebaran garis isyarat. Jika Tr â¥4Tpd, isyarat jatuh di kawasan yang selamat. Jika 2Tpdâ¥Trâ¥4Tpd, isyarat jatuh dalam kawasan ketidakpastian. Jika Tr ⤤2Tpd, isyarat jatuh di kawasan masalah. Untuk isyarat yang jatuh di kawasan tidak pasti dan kawasan masalah, kaedah kabel kelajuan tinggi patut digunakan.

(2) Kesan garis penghantaran

Berdasarkan model garis trasmis yang ditakrif di atas, untuk menghitung, garis trasmis akan membawa kesan berikut ke seluruh rancangan sirkuit.

2.1 Isyarat tersandar

Jika jejak tidak dihentikan dengan betul (persamaan terminal), maka denyutan isyarat dari hujung pemandu diselarang pada hujung penerima, menyebabkan kesan tidak dijangka dan mengganggu profil isyarat. Apabila kerosakan sangat signifikan, ia boleh menyebabkan pelbagai ralat dan menyebabkan kegagalan desain. Pada masa yang sama, kelemahan isyarat terganggu kepada bunyi meningkat, yang juga boleh menyebabkan gagal desain. Jika situasi di atas tidak dianggap cukup, EMI akan meningkat secara signifikan, yang tidak hanya akan mempengaruhi hasil desain sendiri, tetapi juga menyebabkan kegagalan seluruh sistem. Alasan utama bagi isyarat yang diselarang adalah: jejak terlalu panjang; garis penghantaran yang tidak ditamatkan dengan persamaan, kapasitas berlebihan atau indutan, dan ketidakpersamaan impedance.

2.2 Lembatan dan ralat masa

Lambat isyarat dan ralat masa muncul sebagai: isyarat tidak melompat selama masa apabila isyarat berubah diantara ambang tinggi dan rendah aras logik. Lambat isyarat yang berlebihan boleh menyebabkan ralat masa dan kekeliruan fungsi peranti. Masalah biasanya muncul bila ada penerima berbilang. Penjana sirkuit mesti menentukan lambat masa terburuk untuk memastikan keperluan desain. Alasan untuk perlahan isyarat: pemandu terlalu muat, dan kabel terlalu panjang.

2.3 Beberapa kali menyeberangi ralat ambang aras logik

Isyarat boleh melewati ambang aras logik banyak kali semasa proses trangsi, yang membawa kepada jenis ralat ini. Ralat menyeberangi ambang aras logik berbilang kali adalah bentuk khas oscilasi isyarat, iaitu, oscilasi isyarat berlaku berhampiran ambang aras logik, dan melintasi ambang aras logik akan menyebabkan gangguan fungsi logik. Penyebab isyarat terrefleks: jejak panjang, garis transmisi tidak terhempas, kapasitas atau indutan berlebihan, dan ketidaksepadan impedance.

2.4 Terlalu tembakan dan bawah tanah

Tembakan berlebihan dan bawah-lebihan datang dari dua sebab: jejak terlalu panjang atau isyarat berubah terlalu cepat. Walaupun sebahagian besar ujung penerimaan komponen dilindungi oleh diod perlindungan input, kadang-kadang aras melebihi tinggi ini akan jauh melebihi julat tenaga bekalan kuasa komponen dan komponen kerosakan.

(3) Kaedah untuk mengelakkan kesan garis penghantaran

Dalam pandangan pengaruh yang diperkenalkan oleh masalah garis penghantaran di atas, mari kita bercakap tentang kaedah untuk mengawal pengaruh ini dari aspek berikut.

3.1 Kawalan panjang kabel rangkaian kunci secara ketat

Jika ada pinggir transisi kelajuan tinggi dalam rancangan, masalah kesan garis transmisi pada PCB mesti dianggap. Chip sirkuit integrasi cepat dengan frekuensi jam yang sangat tinggi yang biasanya digunakan sekarang mempunyai masalah seperti itu. Terdapat beberapa prinsip asas untuk menyelesaikan masalah ini: jika litar CMOS atau TTL digunakan untuk desain, frekuensi operasi kurang dari 10MHz, dan panjang kawat tidak sepatutnya lebih dari 7 inci. Panjang kawat tidak sepatutnya lebih dari 1.5 inci pada 50MHz. Jika frekuensi operasi mencapai atau melebihi 75MHz, panjang kawat sepatutnya 1 inci. Panjang kabel maksimum bagi cip GaAs sepatutnya 0.3 inci. Jika piawai ini diluar, akan ada masalah garis penghantaran.

3.2 Secara rasional merancang struktur topologi kawat

Cara lain untuk menyelesaikan kesan garis penghantaran adalah memilih laluan kawat yang betul dan topologi terminal. Struktur topologi kabel merujuk kepada urutan kabel dan struktur kabel rangkaian. Apabila menggunakan peranti logik kelajuan tinggi, kecuali panjang cabang jejak disimpan pendek, isyarat dengan pinggir yang berubah dengan cepat akan distorsikan oleh jejak cabang pada jejak batang isyarat. Dalam keadaan biasa, penghalaan PCB menggunakan dua topologi asas, iaitu penghalaan Daisy Chain dan distribusi bintang.

Untuk kawat rantai daisy, kawat bermula dari hujung pemandu dan mencapai setiap hujung menerima berturut-turut. Jika perlawanan siri digunakan untuk mengubah karakteristik isyarat, kedudukan perlawanan siri patut dekat dengan hujung pemacu. Dalam terma mengawal gangguan harmonik tertib tinggi kawat, kawat rantai daisy mempunyai kesan terbaik. Namun, kaedah kabel ini mempunyai kadar distribusi paling rendah, dan ia tidak mudah untuk mengedarkan 100%. Dalam rancangan sebenar, kita membuat panjang cabang dalam kawat rantai daisy secepat mungkin. Nilai panjang selamat sepatutnya: Lembatan Stub <= Trt *0.1.

Struktur topologi bintang boleh mengelakkan masalah asinkron isyarat jam, tetapi ia sangat sukar untuk menyelesaikan wayar secara manual pada papan PCB densiti tinggi. Penggunaan penghala automatik adalah cara terbaik untuk menyelesaikan kawalan bintang. Penolak penghentian diperlukan pada setiap cabang. Keperlawanan penentang terminal sepatutnya sepadan dengan impedance karakteristik sambungan. Ini boleh dihitung secara manual atau oleh alat CAD untuk menghitung nilai impedance karakteristik dan nilai perlawanan yang sepadan terminal.

Terminal perlahan siri yang sepadan tidak akan menghasilkan konsumsi kuasa tambahan, tetapi akan memperlambat penghantaran isyarat. Kaedah ini digunakan untuk sirkuit pemacu bas dimana lambat masa mempunyai sedikit kesan. Keuntungan terminal perlawanan siri adalah ia boleh mengurangkan bilangan peranti di atas kapal dan ketepatan kawat.

Kaedah terakhir adalah untuk memisahkan terminal yang sepadan. Dengan cara ini, komponen yang sepadan perlu ditempatkan dekat akhir penerima. Keuntungan ialah ia tidak akan menarik isyarat, dan bunyi boleh dihindari dengan baik. Biasanya digunakan untuk isyarat input TTL (ACT, HCT, FAST).

Selain itu, jenis pakej dan jenis pemasangan penentang yang sepadan terminal juga mesti dianggap. Secara umum, resisten lekapan permukaan SMD mempunyai inductans yang lebih rendah daripada komponen lubang melalui, jadi komponen pakej SMD menjadi pilihan pertama. Jika anda memilih resisten dalam baris biasa, terdapat juga dua pilihan untuk pemasangan: menegak dan mengufuk.

Dalam mod pemasangan menegak, satu pin pemasangan penentang sangat pendek, yang boleh mengurangi penentang panas antara penentang dan papan sirkuit, sehingga panas penentang boleh lebih mudah disebar ke udara. Tetapi pemasangan menegak yang lebih panjang akan meningkatkan induktan penentang. Pemasangan mengufuk mempunyai induksi yang lebih rendah disebabkan pemasangan yang lebih rendah. Namun, perlawanan yang terlalu panas akan bergerak. Dalam kes terburuk, lawan akan menjadi sirkuit terbuka, menyebabkan penghentian jejak PCB gagal dan menjadi faktor kegagalan potensi.

3.3 Kaedah untuk menekan gangguan elektromagnetik

Solusi yang baik untuk masalah integriti isyarat akan meningkatkan kompatibilitas elektromagnetik (EMC) papan PCB. Salah satu yang sangat penting adalah untuk memastikan papan PCB mempunyai dasar yang baik. Ia sangat berkesan untuk menggunakan lapisan isyarat dengan lapisan tanah untuk desain kompleks. Selain itu, mengurangi ketepatan isyarat lapisan luar papan sirkuit juga cara yang baik untuk mengurangi radiasi elektromagnetik. Kaedah ini boleh diselesaikan dengan menggunakan teknologi "lapisan kawasan permukaan" desain dan penghasilan PCB. Lapisan kawasan permukaan diselesaikan dengan menambah kombinasi lapisan pengisihan tipis dan lubang-mikro yang digunakan untuk menembus lapisan ini pada proses biasa PCB. Keperlawanan dan kapasitasi boleh dikubur di bawah lapisan permukaan, dan ketepatan jejak per kawasan unit akan hampir ganda. Kurangkan saiz PCB. Pengurangan kawasan PCB mempunyai kesan besar pada topologi jejak, yang bermakna gelung semasa dikurangkan, panjang jejak cabang dikurangkan, dan radiasi elektromagnetik adalah kira-kira proporsional dengan kawasan gelung semasa; pada masa yang sama, ciri saiz kecil bermakna densiti tinggi peranti berkemas kaki-lead boleh digunakan, yang menurunkan panjang wayar, dengan itu mengurangkan loop semasa dan meningkatkan ciri-ciri kompatibilitas elektromagnetik.

Secara ringkasan, yang di atas adalah rancangan papan sirkuit kelajuan tinggi.