Fabricación de PCB de precisión, PCB de alta frecuencia, PCB multicapa y montaje de PCB.
Es la fábrica de servicios personalizados más confiable de PCB y PCBA.
Este Sign1.l integrity (SI) problem is becomNavegación inercial y orientación an Problema of increasing concern for digital Hardware DiseñoEr. Como Estación base inalámbrica, Controlador de red inalámbrica, Infraestructura de red cableada, Aumento del ancho de banda de la tasa de datos en el sistema aviónico militar, Circumfluence Tabla Diseño Se está volviendo cada vez más complejo.
En la actualidad, el enlace serial de alta velocidad entre chips se ha utilizado ampliamente para mejorar el rendimiento general del caudal. El procesador, FPGA y DSP pueden transmitir grandes cantidades de datos entre sí. Además, los datos pueden tener que transmitirse desde el tablero de Circumfluenceos y a través del backplane a la tarjeta de intercambio, que puede transmitir los datos a otras tarjetas en el chasis u otros lugares en el "sistema". Los interruptores que soportan rapidio pueden realizar la interconexión entre estos diferentes componentes y se utilizan ampliamente para satisfacer las necesidades de ancho de banda en tiempo real de estas aplicaciones.
Este trabajo discute principalmente la integridad de la señal relacionada con el diseño de la interfaz de alta velocidad (la función principal de rapidio soporta estos diseños de la interfaz de alta velocidad) y otros asuntos relacionados. La función de conmutación rapidio está optimizada para lograr una mayor integridad de la señal en el diseño de alta velocidad.
Desafíos de diseño de interfaces de alta velocidad
La calidad de la señal es muy importante para todos los aspectos del sistema. Para rapidio serial, la calidad de la señal se cuantifica por el tamaño del ojo receptor. El ojo receptor es una trayectoria infinitamente continua en la que la forma de onda se repite con la trayectoria anterior. Cuanto más grande sea el ojo abierto, mejor será la calidad de la señal.
La calidad de la señal puede verse afectada por muchos factores: ruido u otras señales caóticas en el canal de la señal, mal cableado del canal de la señal, conducción o radiación de fuentes externas y ruido generado por el propio sistema. La combinación de todos los factores anteriores hará que el ojo receptor se reduzca. Además de los problemas a nivel de tablero, la integridad de la señal también puede verse afectada por la fuente (transmisor) y el destino (receptor) conectados. Por lo tanto, las características del CI de origen y destino deben tenerse en cuenta en toda la integridad de la señal a nivel del sistema.
Consideraciones sobre el diseño de la placa
Los factores comunes que deben tenerse en cuenta en el diseño de las placas de Circumfluenceos son:
1. Entrada de energía de la placa de Circuito, salida y distribución del regulador local
2. Generación y asignación de reloj
3. Desacoplamiento
4.. Placa de Circumfluenceo impreso Material básico
5. Conexión chip a chip
6. Conexión entre la placa de Circumfluenceo y la placa posterior
7. Apilamiento de Circumfluenceos y control de impedancia
8. Conectores, cables y conectores entre bastidores
Cuando la frecuencia de funcionamiento es superior a 300 MHz, es necesario modificar la mayoría de las mejores prácticas de diseño para el diseño de Circumfluenceos de baja frecuencia. Deben tenerse en cuenta los factores que ocurren cuando la longitud de onda es igual al tamaño de la placa de Circumfluenceo. Esto es aplicable no sólo a la longitud de onda de la frecuencia fundamental, sino también a los componentes de Fourier (dominio de frecuencia) que componen la forma de onda completa.
El material fr4 todavía se puede utilizar con éxito como material básico de la placa de Circuito, pero en frecuencias más altas, no sólo se debe considerar la constante dieléctrica del material, sino también el factor de pérdida. El diseño del orificio también se vuelve importante porque la Impedancia de la longitud del tubo no utilizada (que tiene un efecto insignificante a frecuencias más bajas) no coincide con la Impedancia de las placas de Circumfluenceos más gruesas y las placas traseras. Es mejor diseñar la simulación después de la terminación para llamar la atención sobre la integridad de la señal de cableado no ideal, y señalar la región de conversación cruzada.
Los problemas específicos de la integridad de la señal en el tablero de Circumfluenceos son causados por el bus de procesador de alta velocidad y la interfaz de memoria de alta velocidad, la generación de reloj y el ruido del reloj, as í como la existencia de varias fuentes de ruido del tablero de Circumfluenceos, generalmente incluyendo: bus paralelo de un solo extremo, distribución de energía, emparejamiento de impedancia, rebote de tierra, conversación cruzada y generación de reloj.
Interruptor rápido en serie
La interconexión Serial rapidio se puede utilizar para tratar algunos de los problemas de integridad de la señal mencionados anteriormente. Rapidio es un estándar maduro y abierto para la interconexión entre chips, Circumfluenceos y chasis. Está diseñado por los principales fabricantes de computación integrada para satisfacer las necesidades de infraestructura inalámbrica, redes, almacenamiento, ciencia, militares e industriales. Requisitos de fiabilidad, rentabilidad, rendimiento y escalabilidad.
Rapidio es un Protocolo de interconexión de conmutación de paquetes de datos punto a punto diseñado para satisfacer las necesidades de las aplicaciones embebidas actuales y futuras. La especificación serial de enlace 1x / 4x de rapidio Physical Layer puede satisfacer los requisitos de los medios de capa física de los dispositivos que utilizan conexiones electrónicas seriales. Esta especificación define una interfaz de capa física serial dúplex completa (enlace) entre dispositivos que utilizan señalización diferencial unidireccional. Además, permite la combinación de cuatro enlaces seriales para aplicaciones que requieren un mayor rendimiento de enlace. También define los protocolos para la gestión de enlaces y la transmisión de paquetes a través de enlaces.
La arquitectura del sistema rapidio consiste en componentes de punto final y estructuras de intercambio que conectan puntos finales. Supongamos que el punto final es el punto de partida en el sistema de correo y que el interruptor es la Oficina de correos que intercepta el paquete y lo envía a su destino. La arquitectura de interconexión rapidio se divide en capas de acuerdo con la especificación, incluyendo la capa lógica, la capa de transporte común y la capa física. La capa física del Protocolo rapidio es procesada por el serializador de chips (serdes). Las características de serdes tienen cierta influencia en la integridad de la señal a la que se enfrentan los diseñadores de hardware en el diseño de Circumfluenceos. Muchos otros aspectos del diseño del interruptor también afectarán la integridad de la señal.
Las características del interruptor rapidio simplifican el diseño de la placa de Circumfluenceo y logran una alta integridad de la señal
Generación de reloj
Para el arranque, el interruptor srio debe tener una señal de reloj libre de ruido que permita un bajo nerviosismo. La señal de bajo nerviosismo tiene la característica de bajo ruido de fase. Si se a ñade una señal de reloj de entrada para obtener una señal de salida de mayor frecuencia, el Circumfluenceo del chip debe optimizarse para producir un ruido de fase mínimo. El interruptor de rapidio serie tsi57x de tundra produce señales de salida de hasta 3.125 GHz mediante el uso de relojes de 125 MHz y 155 MHz y pll amplificado con bajo ruido integrado. Muchos productos utilizan Circumfluenceos independientes para realizar estas funciones, por lo que no pueden lograr un bajo nerviosismo como los chips tundra Switch. La claridad de la señal de salida no es tan buena como cuando se utiliza el chip tundra Switch, lo que hace que el diseño de la placa de Circumfluenceo sea difícil de tolerar otros problemas de integridad de la señal a nivel de tablero mencionados anteriormente.
Preacondicionamiento programable de la transmisión y Ecualización del receptor
En Diseño De alta velocidad CircumfluenceJunta Directiva, since the signal is transmitted from Chip to the chip through the Circumfluence Tabla O a través del backplane, Necesidad de considerar la atenuación de la señal. En resumen, Cuando la señal real llega al punto final, su fuerza disminuye, Y el cambio de fase puede ocurrir. Normalmente, En todos los medios, Los armónicos de mayor frecuencia tienen una mayor proporción de atenuación armónica de menor frecuencia. La mejora de la señal global no es suficiente, Porque amplifica el Fondo del ruido y no resuelve el problema del cambio de fase. Serial RapidIO switches and endpoints (like Todo other high-speed Diseños such as GbE and 10GbE) utilize technology to avoid this problem and maintain the integrity of the original signal.
Para ver los efectos de la pre - ponderación de la transmisión y la Ecualización del receptor, puede ver el gráfico de ojos. El objetivo es abrir los ojos. Si no se utilizan estas técnicas, el ojo comenzará a "cerrar".
La técnica de pre - ponderación de transmisión puede añadir alta frecuencia a la señal de transmisión para resolver el problema de la atenuación de la señal y el cambio de fase entre los puntos finales. Por lo tanto, en lugar de simplemente amplificar todas las frecuencias (este método también aumenta el consumo total de energía del chip Switch), la pre - ponderación de transmisión puede mejorar efectivamente la forma de onda de salida, aumentar la alta frecuencia de la forma de onda de salida y controlarla usando componentes virtuales a través de la función de transferencia. El cambio de fase se realiza para resolver el cambio de fase causado por el medio de transmisión. Este método es muy eficaz para mantener la integridad de la señal y el patrón ocular.
Although transmission Pre -emphasis is usually applied in many high-speed ICs to optimize overall systemNivel signal integrity, El preacondicionamiento de transmisión del "transmisor" se utilizará junto con la Ecualización del receptor del "receptor". La Ecualización del receptor utiliza la función de transferencia del intensificador para compensar la Placa de Circumfluenceo Placa base. Since these transmission losses occur before the signal reaches the destination IC (in this article, the serial RapidIO switch), usually the switch must take measures before the signal is sent to the next transmission part (another switch) or endpoint in the system Compensate for these losses. El efecto de Ecualización del receptor es similar al efecto de pre - ponderación de la transmisión, Esto puede mejorar la relación señal - ruido global. Nota: cada enlace conectado al chip Switch puede tener características diferentes.
Del mismo modo, los requisitos de Ecualización del receptor para cada enlace serán diferentes y requerirán programación antes de su uso. Todos los interruptores tundra rapidio tsi57x tienen esta capacidad, que simplifica en gran medida el diseño a nivel de sistema en términos de integridad de la señal.
Diseño de conmutación sincrónica y asincrónica
El estándar Serial rapidio soporta tres velocidades de enlace diferentes: 1.25g Baud, 2.5g Baud y 3.125g Baud. Los intercambios pueden dividirse en dos categorías: sincrónica y asíncrona.
Un intercambio sincrónico es un intercambio en el que todos los puertos deben funcionar a la misma velocidad.
El intercambio asincrónico es un intercambio en el que cada puerto puede funcionar a la frecuencia requerida por los requisitos de tráfico de un enlace específico.
En la mayoría de las aplicaciones, la mejor solución es la conmutación asíncrona, que no sólo tiene la ventaja de satisfacer las necesidades de comunicación con un menor consumo total de energía del sistema, sino que también tiene poca influencia en la integridad de la señal.
Encapsulación e interconexión
La integridad de la señal puede verse afectada en gran medida por el embalaje y el diseño de los materiales básicos. Por ejemplo, un chip flip - chip de alto rendimiento y un paquete de Unión de plomo pueden mejorar la transmisión de energía y reducir la pérdida de eco. Para los interruptores rapidio, es importante mejorar el emparejamiento de impedancia para mantener una impedancia diferencial de 100 ohmios y un cambio bajo. El paquete Flip chip ayuda a mejorar la situación anterior.
Mapeo esférico efectivo
Los proveedores de chips de silicio pueden optar por un mapeo esférico para facilitar la transmisión de señales desde el chip hasta la rejilla esférica, pero su función no se limita a ello. Idealmente, todo el nivel del sistema se tendrá en cuenta al diseñar mapas esféricos. Por ejemplo, al diseñar un Map a esférico, recuerde enlazar el ci periférico al chip Switch. El diseño debe optimizarse para minimizar el número de capas y el área requerida, lo que puede mejorar la integridad de la señal del diseño final. Los ci con mapas esféricos bastante densos requieren muchas capas en el tablero para enviar señales fuera del CI, lo que resulta en un diseño de alto costo a nivel de sistema. Otro problem a es la conversación cruzada entre canales de señal, como se mencionó anteriormente cuando se discutió la diferencia entre un intercambio rápido sincrónico y asincrónico. El problema estrechamente relacionado con la conversación cruzada entre los canales de señal y el mapeo esférico efectivo es la distancia entre el pin de potencia y el pin de tierra. Si se insertan demasiados puertos rapidio seriales en un pequeño paquete, puede haber problemas de integridad de la señal debido a la conversación cruzada, lo que puede causar que la señal "cierre los ojos" cuando se transmite desde el interruptor al punto final.
Habilidades de diseño
Ahora repasemos otro aspecto de la integridad de la señal, el problema del diseño a nivel de tablero. Los diseñadores pueden utilizar muchos criterios de diseño para controlar el impacto del ruido. En general, las buenas prácticas de diseño pueden ayudar a los diseñadores de Circumfluenceos a controlar el ruido de la señal generado por la comunicación a nivel de tablero, incluida la limitación de las fuentes de ruido externas y la solución del ruido del propio dispositivo.
En primer lugar, todos los diseños deben utilizar la anchura, el espacio y la topología correctos del rastro para asegurar que la Impedancia de cada rastro coincida con su dispositivo de transmisión. El desajuste de impedancia puede afectar la calidad de los bordes delanteros y traseros, el tiempo de retardo de estabilidad, la conversación cruzada y el IME.
Debe garantizarse una separación adecuada de los canales entre los grupos de señales de sincronización, debe limitarse la longitud del canal y debe minimizarse el desplazamiento entre las señales de par diferencial. El número de transiciones de la capa de cableado debe reducirse al mínimo para limitar el efecto parasitario. El costo de los agujeros a través de inductores innecesarios y condensadores espurios es muy alto y debe minimizarse. Además de las almohadillas bga, normalmente se permiten hasta dos orificios por Canal.
La verificación completa de la integridad de la señal es esencial. Utilizando el efecto parasitario estimado, el análisis pre - diseño puede proporcionar los datos necesarios para entender el rendimiento del diseño, pero el efecto parasitario post - diseño exacto puede proporcionar los detalles necesarios para descubrir los problemas potenciales de integridad de la señal. Utilizando este método, se puede crear una tabla de red de Circumfluenceos para la simulación y registrar los resultados.
Se puede lograr una buena integridad de la señal si el canal y el canal de la señal se acortan lo más posible, están protegidos por la capa de tierra o físicamente separados entre sí, y se tiene cuidado de evitar desajustes de impedancia o cualquier configuración que cause resonancia.
Selección de chips de conmutación rapidio en serie para lograr una mayor integridad de la señal
Cómo hacerlo DiseñoSelección de interruptores rapidio seriales? Just as Vale Diseño La práctica puede ayudar Circumfluence Tabla DiseñoERS controla el ruido de la señal generado por: Circumfluence TablaNivel communications, hardware DiseñoERS necesita considerar activamente las características de la generación de reloj, Pre - énfasis de transmisión e Ecualización del receptor, Optimización de la tecnología de embalaje, Mapeo esférico efectivo, and Este asynchronously DiseñoEl interruptor rapidio serie ed garantiza una alta integridad de la señal a nivel del sistema Diseño. Visiblemente, Cuándo choosing a serial interface, De DiseñoEr no sólo debe tener la función adecuada, Y es un chip de intercambio DiseñoEd resuelve el problema de la señal de alta velocidad.
En la actualidad, tundra Semiconductor puede ofrecer tres generaciones de productos de conmutación rapidio con estas características. La línea de productos Tsi 57x incluye TSI 574, TSI 576 y TSI 578. El número de puertos varía de 4 a 16 y la velocidad de trabajo varía de 1,25 G a 3,125 G. Cada puerto soporta canales X1 y X4 opcionales, con un consumo de energía de 120 a 200 MW por puerto. La línea de productos tsi57x tiene todas las funciones de integridad de la señal descritas aquí, incluyendo pre - ponderación de transmisión y Ecualización del receptor. En comparación con la línea de productos tsi56x anterior, el producto añade algunas características nuevas, incluyendo multicast y monitoreo de rendimiento matricial. Además, se han optimizado muchas funciones avanzadas de gestión de las comunicaciones para satisfacer las necesidades de alto rendimiento de las estaciones base inalámbricas, los controladores de red inalámbrica, la infraestructura de red por cable y los sistemas aviónicos militares.
Resumen de este artículo
El análisis anterior muestra que si usted está familiarizado con las reglas básicas de diseño, cualquier problema tradicional relacionado con la mala integridad de la señal, como el ruido, los efectos transitorios, la conversación cruzada o el nerviosismo, se puede evitar cuando se utilizan interconexiones de alta frecuencia (como rapidio serial) en el sistema.
