Blog de PCB - Puntos clave del diseño de la señal LVDS de la placa de PCB

El diseño de la señal LVDS en el tablero de PCB no es solo una señal diferencial, sino también una señal digital de alta velocidad. Por lo tanto, tanto si el medio de transmisión LVDS utiliza un cable de placa de PCB como un cable, se deben tomar medidas para evitar que la señal se refleje en el terminal dieléctrico y reducir la interferencia electromagnética para garantizar la integridad de la señal. Mientras tengamos en cuenta estos elementos al cableado, no será difícil diseñar una placa de circuito diferencial de alta velocidad. A continuación se presentan brevemente los puntos clave del diseño de la señal LVDS en la placa de circuito impreso: 2.1 La placa de circuito con la señal LVDS en la placa multicapa generalmente se diseña en placa multicapa. Debido a que la señal LVDS es una señal de alta velocidad, las capas adyacentes deben estar conectadas a la formación para bloquear la señal LVDS para evitar interferencias. Para las placas de baja densidad, si las condiciones del espacio físico lo permiten, las señales LVDS y otras señales se colocan en diferentes capas. Por ejemplo, en una placa de cuatro capas, las capas generalmente se pueden organizar de la siguiente manera: capa de señal lvds, formación de tierra, capa de energía y otras capas de señal. 2.2 cálculo y control de la resistencia de la señal lvds. La oscilación de voltaje de la señal LVDS es de solo 350 mv, que es adecuada para el funcionamiento de la señal diferencial impulsada por corriente. Para garantizar que la señal no se vea afectada por la señal reflejada cuando se propaga en la línea de transmisión, la señal LVDS necesita controlar la resistencia de la línea de transmisión, que suele ser de 100 + / - 10 °. La calidad del control de resistencia afecta directamente la integridad y el retraso de la señal.

¿1. ¿ cómo controlar la resistencia de su placa de pcb? 1.1 determinar el modo de cableado, los parámetros y el cálculo de la resistencia. El LVDS se divide en modo diferencial de línea de MICROSTRIP exterior y modo diferencial de línea de banda Interior. La resistencia se puede calcular estableciendo los parámetros razonablemente y utilizando el software pertinente. A través de los cálculos, el valor de resistencia es proporcional al grosor de la capa aislante y a la constante dieléctrica, el grosor y el ancho del cable. 1.2 se siguen los principios de equidistancia paralela y acoplamiento cercano. Después de determinar el ancho y el espaciamiento de la línea, el cableado se realiza estrictamente de acuerdo con el ancho y el espaciamiento calculados, y el espaciamiento entre las dos líneas siempre debe mantenerse sin cambios, es decir, debe ser paralelo (se puede colocar la imagen). Al mismo tiempo, al calcular el ancho de línea y el espaciamiento, se observó el principio de acoplamiento apretado, es decir, el espaciamiento de los pares diferenciales es menor o igual al ancho de línea. Cuando las dos líneas de señal diferencial están muy cerca, la dirección de transmisión de la corriente es opuesta, los campos magnéticos se compensan entre sí, los campos eléctricos se acoplan entre sí y la radiación electromagnética es mucho menor. Además, los dos cables deben estar en la misma capa para evitar el cableado estratificado. Debido a que en el procesamiento real de la placa de pcb, el grado de laminación entre capas es mucho menor que la precisión de grabado de la misma capa, y la pérdida dieléctrica durante el proceso de laminación no puede garantizar que la distancia entre las líneas diferenciales sea igual al espesor del dieléctrico entre capas, Esto provocará cambios en la resistencia diferencial de los pares diferenciales entre capas.

1.3 corto, plano y rápido. Para garantizar la calidad de la señal, el rastreo diferencial de LVDS debe ser lo más corto y recto posible, reduciendo el número de agujeros en el cableado y evitando el cableado diferencial demasiado largo y el número excesivo de vueltas. Trate de usar 45 ° o arco en la esquina. Evite giros de 90 °. La selección de LVDS entre diferentes pares de líneas diferenciales no tiene restricciones para el método de enrutamiento. Se pueden usar líneas de MICROSTRIP y banda, pero hay que tener cuidado de tener un buen plano de referencia. La distancia entre las diferentes líneas diferenciales no debe ser demasiado pequeña y debe ser al menos 3 - 5 veces mayor que la distancia entre las líneas diferenciales. Si es necesario, aumentar el aislamiento de los agujeros de tierra entre los diferentes pares de líneas diferenciales para evitar conversaciones cruzadas entre sí. Mantenga la señal LVDS lo más alejada posible de otras señales. La señal diferencial LVDS no se puede dividir entre planos. Aunque las dos señales diferenciales son rutas de retorno entre sí, la División cruzada no corta el retorno de la señal, pero debido a la falta de planos de referencia (como se muestra en la figura, en los que gnd1 y gnd2 están adyacentes al plano de tierra de lvds), la línea de transmisión que atraviesa la División provocará una discontinuidad de la resistencia. La distancia entre la resistencia de emparejamiento del extremo receptor y el pin receptor debe ser lo más cercana posible. Al mismo tiempo, se debe controlar la precisión de la resistencia de emparejamiento. Para la topología punto a punto, la resistencia del rastro se controla generalmente en 100 islas, pero la resistencia de coincidencia se puede ajustar de acuerdo con la situación real. El grado de resistencia es del 1% al 2%. Porque, según la experiencia, un desajuste de Resistencia del 10% produce un reflejo del 5%.

2. el análisis de simulación de la señal LVDS serie anterior analiza las precauciones al diseñar la señal lvds. Aunque las reglas anteriores generalmente se siguen en el proceso de diseño de pcb, para mejorar la corrección y precisión del diseño, el PCB debe ser simulado completamente a través de la simulación. Se obtienen las formas de onda de conversación cruzada, retraso, reflexión y patrón ocular de la señal, logrando así el propósito del diseño correcto. El proceso de simulación del problema de integridad de la señal es establecer primero el modelo de simulación del componente y luego realizar la simulación previa para determinar los parámetros y restricciones del proceso de cableado. Diseñar la etapa de implementación física de acuerdo con las restricciones y realizar una simulación posterior para verificar si el diseño cumple con los requisitos de diseño. Las propiedades del modelo a lo largo del proceso afectan directamente los resultados de la simulación, y los métodos de análisis de simulación utilizados antes y después de la simulación también son cruciales para los resultados de la simulación. en este diseño se utiliza un mayor grado de modelo spice. La siguiente es una combinación de proyectos reales que ilustra el proceso de implementación simulado en este diseño. 2.1 La configuración de apilamiento de placas de PCB se puede ver en el análisis anterior que la configuración de apilamiento de placas de PCB está estrechamente relacionada con el acoplamiento de la señal y el cálculo de la resistencia. Por lo tanto, antes de diseñar el tablero de pcb, se debe realizar un diseño de apilamiento antes de realizar el cálculo de la resistencia de la señal. el paso 2.2 para establecer el valor del voltaje de corriente continua es principalmente especificar el valor del voltaje de corriente continua de algunas redes específicas (generalmente la fuente de alimentación está conectada a tierra, etc.) y determinar el voltaje de corriente continua a aplicar a la red. Y para realizar la simulación EMI es necesario determinar uno o más pines de fuente de voltaje. Estos valores de voltaje incluyen la información de voltaje de referencia utilizada por el modelo durante la simulación. 2.3 El dispositivo está configurado en la simulación allegro, que divide el dispositivo en tres categorías: ic, conectores y dispositivos separados (condensadores de resistencia, etc.), Allegro asignará atributos de simulación a los pines del dispositivo en función del tipo de dispositivo. Los atributos de pin de dispositivos y conectores discretos son upspec, y los atributos de pin de IC pueden ser in, out, bi, etc. los principales modelos utilizados en la simulación de placas de PCB de alta velocidad a nivel de placa de distribución de modelos 2.4 son los modelos de dispositivos y los modelos de líneas de transmisión. El modelo del equipo suele ser proporcionado por el fabricante del equipo. En la señal serie de alta velocidad, utilizamos un modelo Spice con mayor precisión para el análisis de simulación. El modelo de línea de transmisión se forma a través del modelado de software de simulación. Cuando se transmite la señal, la línea de transmisión hace que los problemas de integridad de la señal sean prominentes, por lo que la capacidad del software de simulación para modelar la línea de transmisión afecta directamente los resultados de la simulación. 2.5 La función de auditoría si Check se utiliza para comprobar si se puede extraer una red específica o un conjunto de redes para su análisis. En general, hay que tener en cuenta la configuración de la red de alta velocidad. este diseño está dirigido principalmente a las señales seriales lvds. 2.6 extrae la topología de la red para extraer las señales de interés de la placa de pcb, generalmente incluyendo el extremo conductor y el extremo receptor, así como la línea de transmisión y las resistencias y condensadores emparejados relacionados. Como se puede ver en la estructura topológica, la red pasa por estas rutas, lo que causará el impacto de la transmisión de la señal. Este artículo solo toma como ejemplo el mapa topológico de red de una de las señales: como se muestra en la figura 4: 2.7, después de ver la forma de onda y establecer los pasos relevantes anteriores, se puede simular. Allegro puede realizar simulaciones de reflexión de señales y simulaciones de conversación cruzada, y las líneas diferenciales también requieren análisis de mapas oculares. Por supuesto, la simulación también se divide en simulación previa y simulación posterior. Al diseñar una placa de PCB con allegro, es necesario modificar el diseño en tiempo real de acuerdo con los resultados de la simulación para cumplir con los requisitos. Debido a que el proceso de simulación es complejo y los pasos son engorrosos, no lo describiré uno por uno. Hay dos puntos a los que hay que prestar atención en el cableado de los pares diferenciales. Una es que las dos líneas deben tener la longitud más larga posible, mientras que la longitud igual es para garantizar que las dos señales diferenciales siempre se mantengan opuestas. Polaridad para reducir el componente de modo común. La otra es que la distancia entre las dos líneas (que está determinada por la resistencia diferencial) debe mantenerse siempre constante, es decir, debe mantenerse paralela. Hay dos formas paralelas, una es que dos cables funcionen uno al lado del otro en la misma capa, y la otra es que estos dos cables funcionen en dos capas adyacentes arriba y abajo (arriba y abajo). En general, el primero tiene más implementaciones paralelas. La equidistancia es principalmente para garantizar que la resistencia diferencial entre los dos sea la misma y reducir la reflexión. El método de cableado del par diferencial debe ser cercano y adecuadamente paralelo. La llamada aproximación adecuada se debe a que esta distancia afectará el valor de la resistencia diferencial, que es un parámetro importante para el diseño de pares diferenciales. La necesidad de paralelismo también es mantener la consistencia de la resistencia diferencial. Si las dos líneas se acercan repentinamente, la resistencia diferencial será inconsistente, lo que afectará la integridad de la señal y el retraso temporal. A partir del mapa de parámetros S simulado, se puede analizar la resistencia diferencial y la integridad de la señal del par diferencial. A continuación se explican las formas de onda analógicas de las señales clave en este diseño. Como se puede ver en la figura 5 de la leyenda de simulación, el índice de degradación de S11 en el dominio de frecuencia de 0 - 3,0 GHz es el siguiente: