Diseño electrónico - ¿¿ cuáles son las precauciones en el diseño de PCB de alta velocidad?

(1) determinación de la señal de alta velocidad

El retraso por unidad de pulgada en el PCB es de 0167ns. sin embargo, el retraso aumenta si se establecen muchos agujeros, muchos pines de dispositivo y muchas restricciones en el cable de red. Por lo general, el tiempo de subida de la señal de los dispositivos lógicos de alta velocidad es de aproximadamente 0,2 ns. si hay un chip Gaas en el tablero, la longitud máxima de cableado es de 7,62 mm.

Establezca tr como el tiempo de subida de la señal y TPD como el retraso en la propagación de la línea de señal. Si trà4tpd, la señal está en una zona segura. Si 2tpd àtrà4tpd, la señal cae en una zona de incertidumbre. Si trà2tpd, la señal pertenece a la zona problemática. Para las señales que caen en áreas inciertas y áreas problemáticas, se debe utilizar el método de cableado de alta velocidad.

(2) efecto de la línea de transmisión

Sobre la base del modelo de línea de transmisión definido anteriormente, en resumen, la línea de transmisión tendrá los siguientes efectos en todo el diseño del circuito.

2.1 señales reflejadas

Si el rastro no termina correctamente (coincidencia de terminales), el pulso de la señal del extremo conductor se refleja en el extremo receptor, lo que provoca efectos inesperados y distorsiona el contorno de la señal. Cuando la distorsión es muy grave, puede causar varios errores y provocar un diseño fallido. Al mismo tiempo, la sensibilidad de las señales distorsionadas al ruido aumenta, lo que también puede conducir a fallos de diseño. Si no se tiene plenamente en cuenta lo anterior, el EMI aumentará significativamente, lo que no solo afectará los resultados de su propio diseño, sino que también causará fallas en todo el sistema. Las principales razones de la señal reflejada son: la trayectoria es demasiado larga; Líneas de transmisión que no terminan a través de condensadores o inductores emparejados, excesivos y desajustes de resistencia.

2.2 retrasos y errores de tiempo

El retraso de la señal y el error de tiempo se manifiestan como: cuando la señal cambia entre el umbral alto y el umbral bajo del nivel lógico, la señal no saltará durante un período de tiempo. El retraso excesivo de la señal puede causar errores de tiempo y confusión en el funcionamiento del dispositivo. Cuando hay varios receptores, suele haber problemas. El diseñador del circuito debe determinar el retraso de tiempo en el peor de los casos para garantizar la corrección del diseño. Causa del retraso de la señal: sobrecarga del conductor, cableado demasiado largo.

2.3 error al cruzar repetidamente el umbral del nivel lógico

Durante la conversión, la señal puede cruzar el umbral del nivel lógico varias veces, lo que resulta en este tipo de error. El error de cruzar el umbral del nivel lógico varias veces es una forma especial de oscilación de la señal, es decir, la oscilación de la señal se produce cerca del umbral del nivel lógico, y cruzar la electricidad lógica muchas veces generalmente conduce a disfunción lógica. Causas de la señal reflejada: trazas largas, líneas de transmisión no terminadas, condensadores o inductores excesivos y desajuste de resistencia.

2.4 sobreconciliación y falta de ajuste

El exceso y el descenso provienen de dos razones: la trayectoria es demasiado larga o la señal cambia demasiado rápido. Aunque la mayoría de los terminales receptores de componentes están protegidos por diodos de protección de entrada, a veces estos niveles de sobrecorriente superan con creces el rango de voltaje de la fuente de alimentación del componente y dañan el componente.

(3) formas de evitar el impacto de las líneas de transmisión

Dada la influencia de los problemas de las líneas de transmisión mencionadas anteriormente, hablemos de los métodos para controlar estos efectos desde los siguientes aspectos.

3.1 controlar estrictamente la longitud de los cables de red clave

Si hay un borde de Transición de alta velocidad en el diseño, se debe considerar el impacto de la línea de transmisión en el pcb. Los chips de circuitos integrados rápidos comúnmente utilizados con una frecuencia de reloj muy alta tienen tales problemas. Hay algunos principios básicos que pueden resolver este problema: si se diseña con circuitos CMOS o ttl, la frecuencia de funcionamiento es inferior a 10 MHz y la longitud del cableado no debe ser superior a 7 pulgadas. A una frecuencia de 50 mhz, la longitud del cableado no debe ser superior a 1,5 pulgadas. Si la frecuencia de funcionamiento alcanza o supera los 75 mhz, la longitud del cableado debe ser de 1 pulgada. La longitud máxima de cableado del chip Gaas debe ser de 0,3 pulgadas. Si se supera este estándar, habrá problemas con las líneas de transmisión.

3.2 planificación racional de la estructura topológica del cableado

Otra forma de resolver el efecto de la línea de transmisión es elegir la ruta de cableado correcta y la topología del terminal. La estructura topológica del cableado se refiere al orden de cableado y la estructura de cableado de los cables de red. Cuando se utilizan dispositivos lógicos de alta velocidad, las señales con bordes de cambio rápido serán distorsionadas por los rastros de rama en el rastro de la línea troncal de la señal, a menos que la longitud de la rama del rastro se mantenga corta. En circunstancias normales, el cableado de PCB utiliza dos topologías básicas, a saber, el cableado de cadena de crisantemo y la distribución en forma de estrella.

Para el cableado de la cadena de crisantemos, el cableado comienza en el extremo conductor y llega a cada extremo receptor a su vez. Si se utiliza una resistencia en serie para cambiar las características de la señal, la posición de la resistencia en serie debe estar cerca del extremo de conducción. En términos de interferencia armónica de alto orden para controlar el cableado, el cableado de cadena de crisantemo tiene el mejor efecto. Sin embargo, este método de cableado tiene la tasa de distribución más baja y no es fácil distribuirlo al 100%. En el diseño real, hacemos que la longitud de la rama en el cableado de la cadena de crisantemos sea lo más corta posible. El valor de la longitud de Seguridad debe ser: Stub Delay < = trt * 0,1.

La estructura topológica en forma de estrella puede evitar eficazmente el problema asíncrono de la señal del reloj, pero es muy difícil completar manualmente el cableado en una placa de PCB de alta densidad. El uso de routers automáticos es la mejor manera de completar el cableado en forma de estrella. Se necesitan resistencias de terminación en cada rama. La resistencia de la resistencia terminal debe coincidir con la resistencia característica conectada. Esto se puede calcular manualmente o a través de herramientas CAD para calcular el valor de resistencia característica y el valor de resistencia de coincidencia de terminales.

Los terminales de emparejamiento de resistencia en serie no generan un consumo adicional de energía, pero ralentizan la transmisión de la señal. Este método se utiliza en circuitos de accionamiento de autobuses, en los que el retraso de tiempo apenas tiene efecto. La ventaja de los terminales de emparejamiento de resistencia en serie es que puede reducir el número y la densidad de cableado de los equipos a bordo.

El último método es separar los terminales que coinciden. De esta manera, el componente de coincidencia debe colocarse cerca del extremo receptor. La ventaja es que no reduce la señal y evita bien el ruido. Generalmente se utiliza para señales de entrada ttl (act, hct, fast).

Además, se debe considerar el tipo de encapsulamiento y el tipo de instalación de la resistencia de emparejamiento de terminales. Por lo general, la inducción de las resistencias montadas en la superficie de SMD es menor que la de los componentes a través del agujero, por lo que los componentes de encapsulamiento de SMD se convierten en la primera opción. Si elige una resistencia en línea normal, también hay dos opciones de instalación: vertical y horizontal.

En el modo de montaje vertical, uno de los pines de montaje de la resistencia es muy corto, lo que permite reducir la resistencia térmica entre la resistencia y la placa de circuito, haciendo que el calor de la resistencia se disipe más fácilmente al aire. Sin embargo, una instalación vertical más larga aumentará la inducción de la resistencia. Debido a la baja instalación, la instalación horizontal tiene una menor inducción. Sin embargo, la resistencia sobrecalentada se desviará. En el peor de los casos, la resistencia se convertirá en un circuito abierto, lo que provocará un fallo en la coincidencia del terminal de rastreo de PCB y se convertirá en un factor potencial de falla.

3.3 métodos para inhibir la interferencia electromagnética

Una buena solución al problema de la integridad de la señal mejorará la compatibilidad electromagnética (emc) de los paneles de pcb. Uno de los puntos muy importantes es garantizar que la placa de PCB esté bien fundamentada. Para diseños complejos, es muy eficaz usar capas de señal con formaciones de tierra. Además, minimizar la densidad de señal en la capa más externa de la placa de circuito también es una buena manera de reducir la radiación electromagnética. Este método se puede lograr "construyendo" el diseño y la fabricación de PCB utilizando la tecnología de "capa de superficie". La capa superficial se logra mediante la adición de una fina capa aislante al PCB de proceso común y una combinación de microporos para penetrar en estas capas. Las resistencias y condensadores se pueden enterrar debajo de la superficie, y la densidad de rastreo por unidad de área casi se duplicará. Reducir el tamaño de los pcb. La reducción del área de PCB tiene un gran impacto en la estructura topológica del circuito, lo que significa que el circuito actual se reduce, la longitud del Circuito de rama se reduce y la radiación electromagnética es aproximadamente proporcional al área del circuito actual; Al mismo tiempo, las características de tamaño pequeño significan que se puede utilizar un dispositivo de encapsulamiento de pin de alambre de alta densidad, lo que a su vez reduce la longitud del cable, lo que reduce el circuito de corriente y mejora las características de compatibilidad electromagnética.

En resumen, lo anterior es el diseño de placas de circuito de alta velocidad.