Công nghệ PCB - Thiết kế PCB tốc độ cao, dựa trên phân tích độ chi tiết.

Comment

Tín hiệu đầy vẹn là chất lượng tín hiệu trong hệ thống mạch.. Nếu tín hiệu có thể truyền từ nguồn tới kết nối mà không bị méo mó trong thời gian cần thiết, Tín hiệu được cho là hoàn thành.. Với tốc độ phát triển nhanh của công nghệ lãnh đạo và cải tiến tốc độ suất suất suất suất suất suất của công tắc xoay luồng, signal integrity issues (including signal overshoot and undershoot, rung, bóng, giang hồ, Khoảng đất, Comment.) have become one of the issues that must be paid attention to in high-speed Thiết kế PCB. . Thường, tần số của hệ thống logic điện tử đạt tới hoặc vượt qua 50 MHz, và hệ thống điện tử hoạt động trên tần số này chiếm nhiều hơn 1/Ba của toàn bộ hệ thống, có thể gọi là mạch tốc độ cao. Thật ra, so với tần số của tín hiệu, tần số điều hoà của mép tín hiệu cao hơn, and the rapid changes (rising and falling edges) of the signal cause unexpected effects of signal transmission. Đây cũng là nguồn gốc các vấn đề về tín hiệu.. Do đó, làm thế nào để xem xét to àn bộ yếu tố tín hiệu trong tốc độ cao Thiết kế PCB một vấn đề cần phải được xem xét kỹ càng và có những biện pháp điều khiển hiệu quả để nâng cao chất lượng thiết kế mạch..

Với sự trợ giúp của một phần mềm mô phỏng có sức mạnh của Cadence SPEECđến, sử dụng mô hình IBES để thực hiện phân tích mô phỏng độ chính xác tín hiệu trên các tín hiệu tốc độ cao là một phương pháp phân tích có hiệu quả và khả thi có thể tìm ra các vấn đề về độ trung thực của tín hiệu, và thực hiện các vấn đề liên quan dựa trên hiệu mô phỏng. để đạt được mục đích cải thiện chất lượng thiết kế và ngắn gọn vòng đời thiết kế.

Một ví dụ về kế hoạch

Bộ phận điều khiển được thiết kế trong bài báo này trong to àn bộ hệ thống là truyền tín hiệu mã nhận được từ thiết bị nhận diện mặt đất về trung tâm xử lý dữ liệu chính của trạm. Quy trình làm việc cụ thể là trước tiên lưu dữ liệu máy tính chủ, sau đó qua thử nghiệm và tính to án tỷ lệ lỗi tí, chọn một đường dẫn có tỉ lệ lỗi nhỏ nhất dưới dạng đường dẫn truyền dữ liệu, và cuối cùng chuyển dữ liệu máy tính đã lưu vào trung tâm xử lý dữ liệu chính trạm thông qua đường dẫn để xử lý dữ liệu. Sau khi xem xét kỹ lưỡng, mắt II-2C8 được chọn làm con chip lõi, cũng như bung ra SDRAM, Flash, các mạch nhập/xuất khác nhau và các cấu hình giao diện MAX232, vân vân, và kết hợp với bộ phát triển xử lý mềm của Nios II để đạt được. Cấu trúc của bộ điều khiển được hiển thị trong hình dạng 1.

Tốc độ đồng hồ của CyclneII-2C8 đếm tới 150 M4 hay hơn. Bởi vì khu vực lưu trữ dữ liệu trong hiếm hiếm hiếm hiếm hoi, SDRAM được dùng để mở rộng kho dữ liệu bên ngoài. Phi Hổ nhận nuôi HY57V651610/so, tần s ố đồng hồ cao hơn 75 M2. Cần phải xem xét các vấn đề về độ trung tín hiệu do tần số tín hiệu quá cao gây ra. Tôi đã chọn một phần mềm văn bản Cad-ente, hỗ trợ thiết kế sơ đồ, cấu trúc PCB, và phân tích mô phỏng tốc độ cao. Nó có thể giải quyết các vấn đề liên quan đến khả năng điện trong mọi khía cạnh của thiết kế và cải thiện thiết kế. Thành công.

Cấu hình các thiết lập rung động

Các bộ phận tần số cao nhất trong hệ thống là hiếm hoi và SDRAM. Các tần số đồng hồ của hiếm hiếm hiếm thấy có thể đạt tới hơn 150 M4, và tần số đồng hồ của SDRAM có thể đạt tới nhiều hơn 75 M4.. Bởi vì tần số cao nội bộ của hiếm Don không ảnh hưởng gì đến các thiết bị khác., và kết nối giữa cô ấy và SDRAM vẫn chưa ráp được., Tín hiệu đầy đủ ảnh hưởng trực tiếp đến việc hiếm hoi của hiếm hiếm thấy thôi.. Vào Thiết kế PCB, Trình Mô phỏng tốc độ cao... SPECCTRAQuest của phần mềm Cadence được dùng, và mẫu của thiết bị dùng để phân tích tính to àn vẹn tín hiệu., và cấu trúc sửa trở và cấu trúc địa hình được tối đa để đảm bảo mọi hoạt động bình thường của hệ thống. Bài viết này chỉ đưa ra một giải thích chi tiết về phản xạ tín hiệu và nói chéo., và các giả lập khác giống nhau.

2.1 Phản xạ

Phần truyền là 44 ghim HY57V516 20, phần tiếp nhận là 60 ghim của Cyclone II, và rạo rực là một làn vuông cao M2. Hình thứ hai hiển thị cấu trúc địa hình, và hình thứ ba hiển thị dạng sóng mô phỏng.

Có thể nhìn thấy từ dạng rung mô phỏng rằng sự bóp méo dạng sóng là do phản chiếu tín hiệu, và hiện tượng rung chuông rõ ràng được tạo ra. Sự tồn tại của hiện tượng rung chuông làm cho tín hiệu xuyên qua ngưỡng logic tầng nhiều lần, dẫn đến sự rối loạn của chức năng logic. Một cách hiệu quả để giảm âm thanh kêu gọi là kết nối một đối số nhỏ với một chuỗi mạch, cung cấp độ giảm cho mạch, có thể làm giảm độ lớn rung rung và ngắn thời gian rung động, trong khi hầu như không ảnh hưởng tới tốc độ mạch. In kỹ sư, the resistance is usually 33 2069;169;. Lớp 4 và hình E. 5 hiển thị cấu trúc địa hình và mô phỏng các dạng sóng sau sự kháng cự hàng loạt.

Các hiện tượng rung chuông sau các chuỗi kháng cự đã được giải quyết tốt. Thật ra, giải pháp này gọi là sự phù hợp trở ngại. Tính kiêu ngạo chiếm một vị trí cực kỳ quan trọng trong vấn đề độ chính của tín hiệu.

Name

Con Name=ị SD u QlO (kết nối 59 của Cyclne II và 45 chốt của HY57V516 20), SD DQll (kết nối 58 kẹp của Cyclne II và 42 ghim của HY57V561620), SD*u DQ-l2 (kết nối 57 của Cyclone II và 48 ghim của HY57V516) Foot) những mạng này để thực hiện mô phỏng chéo giữa chúng. Trong số đó, SD DQll là mạng tấn công, SD DlO và SD Q là mạng tấn công. Cấu hình cung cấp và mô phỏng của chúng được hiển thị trong hình dáng 6 và hình 7 (chiều dài kết nối song song của đường truyền là L=1000, và độ cao P=5.

Mô phỏng bước sóng được hiển thị trong hình E.8. Từ hình dáng 7, việc trò chuyện này có tác động lớn đến mạng lưới bị tấn công. Giao diện Giá trị Crosstalk=657.95 mV liên quan tới chiều dài khớp tương tự L và khoảng cách P của đường truyền. Càng ngắn chiều khớp, khoảng cách càng lớn. Trò chơi khăm càng nhỏ. Mô phỏng kết quả được liệt kê trong bảng 1.

Do đó, khi làm PCB, Độ dài song song giữa các đường tín hiệu của các thuộc tính khác nhau nên giảm càng nhiều càng tốt nếu cho phép., Khoảng cách giữa chúng nên được mở rộng, và độ cao đường của một số dòng phải được thay đổi. Tất nhiên rồi, có rất nhiều yếu tố ảnh hưởng đến trò chuyện, như hướng dòng chảy và tần số tăng thời gian của tín hiệu nguồn nhiễu, mà phải được xem xét toàn diện..

Điều bổ sung

Với tốc độ cao này Thiết kế PCB của bộ phận điều khiển, Dùng phần mềm Cadence hiệu lực để đạt được kết quả tốt từ việc sản xuất sơ đồ sơ đồ sơ đồ., PCB Bố trí đến phân tích mô phỏng tốc độ. Dựa theo địa hình và cách bố trí hợp lý được lấy từ phân tích mô phỏng SPEECđến, mạch có thể hoạt động bình thường. Thiết kế này sẽ ngắn thời gian sửa chữa lỗi máy của bạn, nâng cao hiệu quả, và tiết kiệm chi phí thiết kế.