Công nghệ PCB - Hướng dẫn thiết kế PCB để đảm bảo tính toàn vẹn tín hiệu

Dưới đây là phần giới thiệu về hướng dẫn thiết kế PCB để đảm bảo tính toàn vẹn tín hiệu và giải quyết các vấn đề về tín hiệu:

(SI) Vấn đề càng sớm, hiệu quả thiết kế càng cao, do đó tránh thêm thiết bị đầu cuối trước khi thiết kế PCB hoàn thành.

Có rất nhiều công cụ và nguồn lực để lập kế hoạch thiết kế SI. Bài viết này thảo luận về các vấn đề cốt lõi của tính toàn vẹn tín hiệu và một số cách để giải quyết các vấn đề SI mà bỏ qua các chi tiết kỹ thuật trong quá trình thiết kế. 1 Vấn đề SI Khi tốc độ chuyển đổi của đầu ra IC tăng lên, hầu như tất cả các thiết kế đều gặp vấn đề về tính toàn vẹn tín hiệu, không liên quan đến chu kỳ tín hiệu.

Bảng mạch có thể được nối đất hoàn toàn và dễ dàng tạo thành vòng cung cấp điện, có thể sử dụng một số lượng lớn các thiết bị đầu cuối rời rạc theo yêu cầu, nhưng phải được thiết kế chính xác và không thể ở trạng thái quan trọng. Các chuyên gia SI và EMC thực hiện mô phỏng và tính toán trước khi đi dây, sau đó thiết kế bảng mạch tuân theo một loạt các quy tắc thiết kế rất nghiêm ngặt. Nếu nghi ngờ, thiết bị đầu cuối có thể được thêm vào để có được biên độ an toàn SI nhiều nhất có thể. Trong quá trình làm việc thực tế của bảng mạch, luôn có một số vấn đề. Do đó, các vấn đề SI có thể tránh được bằng cách sử dụng thiết bị đầu cuối trở kháng có kiểm soát để định tuyến.

Tóm lại, thiết kế siêu tiêu chuẩn giải quyết vấn đề SI.

Hướng dẫn thiết kế SI chung cho quy trình thiết kế được mô tả dưới đây. 2 Chuẩn bị thiết kế trước khi bắt đầu thiết kế trước tiên phải xem xét và xác định chiến lược thiết kế để hướng dẫn lựa chọn yếu tố, lựa chọn quy trình và kiểm soát chi phí sản xuất bảng mạch. Trong trường hợp SI, nghiên cứu trước được thực hiện để hình thành hướng dẫn lập kế hoạch hoặc thiết kế để đảm bảo rằng không có vấn đề SI rõ ràng, vấn đề xuyên âm hoặc thời gian trong kết quả thiết kế. Các nhà sản xuất IC có thể cung cấp một số hướng dẫn thiết kế, nhưng các hướng dẫn được cung cấp bởi các nhà cung cấp chip (hoặc của riêng bạn) có những hạn chế. Theo hướng dẫn, có thể không có bảng mạch nào được thiết kế để đáp ứng các yêu cầu SI.

Nếu các quy tắc thiết kế đơn giản, không cần kỹ sư thiết kế PCB.

Trước khi bố trí PCB thực tế, trước tiên bạn cần giải quyết các vấn đề sau. Trong hầu hết các trường hợp, những vấn đề này ảnh hưởng đến bảng mạch bạn đang thiết kế (hoặc đang xem xét thiết kế). Điều này rất có giá trị nếu số lượng bảng là rất lớn. Một số nhóm dự án có quyền tự chủ lớn trong việc xác định số lượng các lớp PCB, trong khi những nhóm khác thì không, vì vậy điều quan trọng là phải biết vị trí của chúng. Giao tiếp với các kỹ sư sản xuất và phân tích chi phí có thể xác định lỗi tầng của bảng mạch và đây cũng là cơ hội tốt để khám phá dung sai sản xuất bảng mạch.

Tất cả thông tin này có thể được sử dụng trong giai đoạn tiền cáp. Dựa trên các dữ liệu trên, bạn có thể chọn Cascade. Lưu ý rằng hầu như mọi PCB được chèn vào một bảng mạch khác hoặc bảng sau đều có yêu cầu về độ dày và hầu hết các nhà sản xuất bảng mạch đều có yêu cầu độ dày cố định đối với các loại lớp khác nhau mà họ có thể sản xuất, điều này sẽ hạn chế đáng kể số lượng khớp ở mức cuối cùng. Bạn có thể cần phải làm việc chặt chẽ với các nhà sản xuất để xác định số lượng thác.

Các công cụ điều khiển trở kháng nên được sử dụng để tạo ra các phạm vi trở kháng mục tiêu cho các lớp khác nhau trong khi xem xét tác động của dung sai sản xuất được cung cấp bởi nhà sản xuất và hệ thống dây điện liền kề. Lý tưởng nhất, vì tính toàn vẹn của tín hiệu, tất cả các nút tốc độ cao nên được kết nối với một lớp bên trong điều khiển trở kháng (ví dụ: dải), nhưng trên thực tế, các kỹ sư phải thường xuyên sử dụng lớp bên ngoài để đạt được việc sử dụng tất cả hoặc một phần của các nút tốc độ cao. Để tối ưu hóa SI và giữ cho bảng mạch tách rời, mặt phẳng nối đất/nguồn điện nên được đặt theo cặp càng nhiều càng tốt. Nếu bạn chỉ có thể sở hữu một cặp máy bay mặt đất/chạy bằng năng lượng, bạn sẽ ở đó. Nếu không có máy bay cung cấp điện nào cả, theo định nghĩa, bạn có thể gặp vấn đề về SI.

Bạn cũng có thể gặp khó khăn trong việc mô phỏng hoặc mô phỏng hiệu suất của bảng trước khi xác định đường dẫn trở lại cho các tín hiệu không xác định. 4 Crosstalk và trở kháng kiểm soát khớp nối từ các đường tín hiệu liền kề sẽ dẫn đến Crosstalk và thay đổi trở kháng của đường tín hiệu. Phân tích khớp nối của các đường tín hiệu song song liền kề có thể xác định "an toàn" hoặc khoảng cách dự kiến (hoặc chiều dài dây song song) giữa các đường tín hiệu hoặc giữa các đường tín hiệu khác nhau. Ví dụ: để hạn chế nhiễu xuyên âm giữa các nút tín hiệu đồng hồ và dữ liệu ở mức 100 mV, nhưng để giữ các đường tín hiệu song song, bạn có thể tính toán hoặc mô phỏng để tìm khoảng cách tối thiểu cho phép giữa các tín hiệu trên bất kỳ lớp cáp nào. Đồng thời, nếu thiết kế bao gồm các nút quan trọng đối với trở kháng (hoặc đồng hồ hoặc kiến trúc bộ nhớ tốc độ cao chuyên dụng), các tuyến phải được đặt trên một lớp (hoặc nhiều lớp) để có được trở kháng mong muốn. 5 Độ trễ nút tốc độ cao quan trọng và độ trễ thời gian Đây là một yếu tố quan trọng mà định tuyến đồng hồ phải xem xét. Do các yêu cầu nghiêm ngặt về thời gian, các nút thường phải sử dụng thiết bị đầu cuối để đạt được chất lượng SI tối ưu.

Để xác định các nút này trước, hãy lên kế hoạch điều chỉnh thời gian cần thiết để đặt và định tuyến các thành phần để con trỏ đến thiết kế tính toàn vẹn của tín hiệu có thể được điều chỉnh. 6. Lựa chọn công nghệ PCB và công nghệ ổ đĩa khác nhau phù hợp với các nhiệm vụ khác nhau. Tín hiệu là điểm đến điểm hay nhiều hơn một chút? Tín hiệu xuất ra từ bảng mạch hay vẫn còn trên cùng một bảng? Thời gian cho phép và khả năng chịu tiếng ồn là gì? Là một tiêu chuẩn chung cho thiết kế toàn vẹn tín hiệu, tốc độ chuyển đổi càng chậm thì tính toàn vẹn tín hiệu càng tốt. Đồng hồ 50MHZ không có lý do gì để sử dụng thời gian tăng 500PS.

Bộ điều khiển tần số dao động 2-3NS đủ nhanh để đảm bảo chất lượng SI và giúp giải quyết các vấn đề chuyển đổi đầu ra đồng bộ (SSO) và tương thích điện từ (EMC). Sự vượt trội của công nghệ lái xe có thể được tìm thấy trong công nghệ lập trình FPGA mới hoặc ASIC tùy chỉnh. Với các thiết bị tùy chỉnh (hoặc bán tùy chỉnh) này, bạn có rất nhiều không gian để lựa chọn tốc độ và biên độ ổ đĩa.

Khi bắt đầu thiết kế, yêu cầu thời gian thiết kế FPGA (hoặc ASIC) được đáp ứng và các tùy chọn đầu ra thích hợp được xác định, bao gồm lựa chọn pin nếu có thể. Trong giai đoạn thiết kế này, các mô hình mô phỏng thích hợp được lấy từ các nhà cung cấp IC.

Để bao quát hiệu quả mô phỏng SI, bạn sẽ cần một mô phỏng SI và mô hình mô phỏng tương ứng (có thể là mô hình IBIS).

Cuối cùng, một loạt các hướng dẫn thiết kế nên được phát triển trong giai đoạn tiền định tuyến và định tuyến, bao gồm: trở kháng lớp mục tiêu, khoảng cách cáp, kỹ thuật thiết bị ưa thích, cấu trúc liên kết nút quan trọng và lập kế hoạch kết thúc.

7 Quá trình cơ bản của precable trong lập trình SI trước tiên phải xác định phạm vi của các tham số đầu vào (biên độ lái xe, trở kháng, tốc độ theo dõi) và phạm vi topo có thể (chiều dài tối thiểu/tối đa, chiều dài ngắn, v.v.) và sau đó chạy mọi tổ hợp mô phỏng có thể, phân tích thời gian và kết quả mô phỏng SI và cuối cùng tìm thấy phạm vi giá trị chấp nhận được. Tiếp theo, phạm vi làm việc được hiểu là hạn chế định tuyến của dây PCB. Các công cụ phần mềm khác nhau có thể được sử dụng để thực hiện loại chuẩn bị "dọn dẹp" này và chương trình định tuyến có thể tự động xử lý các ràng buộc định tuyến này.

Kiểm tra mô phỏng SI sau khi cáp sẽ cho phép phá vỡ (hoặc thay đổi) các quy tắc thiết kế một cách có hệ thống, nhưng điều này chỉ được thực hiện do cân nhắc chi phí hoặc yêu cầu cáp nghiêm ngặt. 9. Các biện pháp trên có thể đảm bảo chất lượng thiết kế SI của bảng mạch. Sau khi hội đồng quản trị được lắp ráp, nó vẫn cần phải được đặt trên nền tảng thử nghiệm, đo lường bằng cách sử dụng một Oscilloscope hoặc TDR (Time Domain Mirror) và so sánh bảng mạch PCB thực tế với kết quả mong muốn từ một compare tương tự. Có rất nhiều bài viết về sự lựa chọn. Các kỹ sư thực hiện xác minh thời gian tĩnh có thể nhận thấy rằng mặc dù tất cả dữ liệu có sẵn từ bảng dữ liệu thiết bị, việc xây dựng mô hình vẫn còn khó khăn. So với mô hình mô phỏng SI, mô hình này dễ xây dựng, nhưng dữ liệu mô hình khó có được. Về cơ bản, nguồn đáng tin cậy duy nhất của dữ liệu mô hình SI là các nhà cung cấp IC, những người phải hợp tác ngầm với các kỹ sư thiết kế. Tiêu chuẩn mô hình IBIS cung cấp một vector dữ liệu nhất quán, nhưng việc thiết lập mô hình IBIS và đảm bảo chất lượng của nó là tốn kém. Các nhà cung cấp IC vẫn cần phải thúc đẩy nhu cầu thị trường đối với khoản đầu tư này và các nhà sản xuất PCB có thể là thị trường duy nhất.