Công nghệ PCB - Kế hoạch PCB và lắp ráp các tụ điện tách ra

Sự hình thành dòng điện gai:

Mức độ của dòng chảy lấy từ nguồn cung điện khi Hệ thống số xuất cấp cao thường khác với dòng chảy được tiêm trong lúc xuất cấp thấp, đó là, the current sinked during low-level output>the current drawn by the power supply.

Khả năng năng cung cấp năng lượng đỉnh thay đổi theo dạng thiết bị dùng và khả năng nạp kết nối với thiết bị đầu ra.

Nguyên nhân chính của tính năng gai là:

Các ống T3 và T4 của giai đoạn xuất phát được bật cùng lúc trong thiết kế ngắn. Trong quá trình của cổng NAND từ cấp thấp tới cấp cao, cú nhảy tiêu cực của điện nhập sản xuất một dòng điện xoay lớn trong vòng khởi động của 2 và T1, vì độ cao bão hoà của T1 được thiết kế để lớn hơn cấp 2 Large, dòng điện xoay sẽ khiến 2 thoát khỏi trạng thái bão hoà trước và cắt bỏ. Năng lượng bộ sưu tầm tăng lên, bật T4. Nhưng lúc này T3 vẫn chưa quá bão hoà, nên trong một thiết kế rất ngắn, T3 và T4 sẽ được bật lên cùng lúc, tạo ra một IC4 lớn, làm cho dòng cung điện hình thành dòng điện đỉnh. R4 trong hình ảnh được thiết kế để hạn chế dòng chảy đỉnh này.

R4 trong mạch dẫn gập phải với năng lượng thấp, nên khả năng thượng lưu của nó nhỏ hơn. Khi điện áp nhập thay đổi từ thấp sang cao, mức xuất của cổng NAND thay đổi từ cao sang thấp. Thời điểm này, T3 và T4 có thể được bật lên cùng lúc. Nhưng khi T3 bắt đầu được bật lên, T4 đang khuếch đại trạng thái, và điện thế giữa người thu lượm và người xả của hai ống lớn hơn, vì vậy dòng điện cực quang phát ra nhỏ hơn, và tác động lên dòng điện là tương đối nhỏ.

Một nguyên nhân khác của dòng điện chính là sức ảnh hưởng của sức chứa. Có một tụ điện tải ở kết xuất của cổng NAND. Khi kết quả của cổng chuyển từ thấp sang cao, điện vẫn nạp bởi T4 vào tụ điện SIL, tạo ra một dòng điện.

Khi kết xuất của cổng NAND thay đổi từ cấp cao tới cấp thấp, tụ điện CLAY xả qua T1. Thời điểm này, dòng điện sẽ không đi qua nguồn cung cấp năng lượng, nên dòng chảy của CLAY không ảnh hưởng gì tới dòng điện.

Phương pháp giảm tốc dòng điện:

1. Dùng các biện pháp để thu nhỏ khả năng thoát khỏi đường dây tín hiệu.

2. Một phương pháp khác là cố gắng giảm độ kháng cự nội bộ của nguồn cung điện để không bị tăng quá nhiều xung điện.

Ba. Thông thường là dùng các tụ điện tách nhau để lọc, thường được đặt ở khoang nguồn điện của bảng mạch.

A 1uF239;* 189; 158; 10uF tách ra tụ điện để lọc ra nhiễu tần số thấp; một tụ điện 0.thương dịch nằm trong số các thiết bị hoạt động nằm giữa nguồn điện và mặt đất của mỗi thiết bị hoạt động trên bảng mạch. Lọc nhiễu tần số cao ra. Mục đích của bộ lọc là lọc ra các nhiễu AC kết nối với nguồn cung điện, nhưng không phải là độ tụ điện lớn hơn của tụ điện được dùng, thì tốt hơn, bởi vì tụ điện thực sự không phải là tụ điện lý lý tưởng và không có tất cả các đặc điểm của tụ điện lý tưởng.

Việc chọn ra tụ điện tách ra có thể tính theo C=1/F, nơi F là tần số của mạch, có nghĩa là 0.1uF cho 10MHz và 0.12uF cho 100MHz. Thông thường, nó có thể là 0.1~0.12uF.

Bộ tụ điện lọc tần số cao đặt cạnh thiết bị hoạt động có hai chức năng. Một là lọc ra sự can thiệp tần số cao được thực hiện dọc nguồn cung điện, còn một là bổ sung tốc độ tối đa cần thiết cho thiết bị vận hành tốc cao. Cho nên việc đặt tụ điện phải được cân nhắc.

Do các tham số ký sinh của tụ điện thật, nó có thể tương đương với độ kháng cự và hưng phấn kết nối trong chuỗi tụ điện, được gọi là sự kháng cự hàng loạt tương đương (ESR) và tự nhiên hàng loạt tương đương (ESL). Bằng cách này, tụ điện thật sự là một chuỗi mạch cộng hưởng.

Thực tế tụ điện có tụ điện với các tần số thấp hơn Cha, và tự nhiên với các tần số cao hơn Cha, nên tụ điện có thể giống một bộ lọc ngắt.

Bộ tụ điện điện điện phân giải 10uF có một ESL lớn và Cha ít hơn cả 1MHz, nó có hiệu ứng lọc tốt hơn lên các nhiễu tần số thấp như 50Hz, nhưng không ảnh hưởng gì tới âm thanh chuyển tần số cao của hàng trăm siêu byte.

Các tụ điện ESR và ESL được quyết định bởi cấu trúc của tụ điện và phương tiện dùng, thay vì tụ điện. Khả năng ngăn chặn nhiễu tần suất cao không thể cải thiện bằng cách sử dụng tụ điện lớn hơn. Đối với cùng loại tụ điện, với một tần số thấp hơn Cha, cản trở của khả năng lớn hơn là nhỏ hơn, nhưng nếu tần số cao hơn Cha, ESL quyết định sẽ không có sự khác biệt về cản trở giữa hai cái này.

Sử dụng quá nhiều tụ điện lớn trên bảng mạch không có ích cho việc lọc nhiễu tần số cao, đặc biệt khi sử dụng nguồn điện chuyển đổi tần số cao. Một vấn đề khác là có quá nhiều tụ điện lớn tăng tác động lên hệ thống điện trong khi sạc điện và thay đổi nhiệt mạch, thứ có thể gây ra vấn đề như dây điện, bộ phận dẫn điện, bộ phận dẫn điện, và tăng điện chậm trên bảng mạch.

Đặt các tụ điện tách ra vào Bố trí PCB

Đối với việc lắp đặt các tụ điện, thứ đầu tiên phải đề cập đến là khoảng cách lắp đặt. Hộp tụ điện với tụ điện nhỏ nhất có tần số âm vang cao nhất và bán kính tách nhỏ nhất, nên nó được đặt gần con chip nhất. Lượng năng lượng lớn có thể ở xa hơn, và tầng ngoài cùng có khả năng lớn nhất. Tuy nhiên, tất cả các tụ điện tách con chip ra nên ở càng gần con chip càng tốt.

Một điều khác cần chú ý là khi đặt nó, tốt nhất là phân phối nó đều xung quanh con chip, và điều này phải được làm cho mỗi cấp độ chứa. Thông thường, sự sắp đặt của năng lượng và các chốt mặt đất được tính toán khi con chip được thiết kế, và chúng thường được chia đều trên bốn mặt của con chip. Xung quanh con chip luôn có xung quanh sự nhiễu điện, và sự tách ra cũng phải cắt ngang toàn bộ vùng con chip. Nếu các tụ điện 680PLF trong con số phía trên con chip được đặt lên phần thượng của con chip, do vấn đề cắt ngang bán kính, thì nhiễu điện từ phần dưới của con chip không thể tách hẳn ra.

Cài tụ điện

Khi lắp đặt tụ điện, kéo một sợi dây dẫn ngắn ra khỏi cái bệ, và kết nối nó tới máy bay điện thông qua lỗ thông qua, và điều tương tự cũng đúng với thiết bị cuối mặt đất. Bằng cách này, dòng điện chảy xuyên qua tụ điện là: máy bay điện, cầu từ, đường dây dẫn đường, tụ điện, Má, dây dẫn đường, đường đất, hình thức tiếp theo hiển thị thị đường dẫn dòng.

Cách đầu tiên dẫn ra một sợi dây dẫn dài từ miếng đệm và sau đó kết nối tới đường thông. Nó sẽ tạo ra sự tự nhiên ký sinh lớn. Việc này phải tránh. Đây là phương pháp lắp đặt tệ nhất.

Cách thứ hai khoan lỗ ở hai đầu của miếng đệm cạnh miếng đệm, nơi có một khu vực đường còn nhỏ hơn phương pháp đầu tiên, và sự tự nhiên ký sinh cũng nhỏ, chấp nhận được.

Thứ ba là khoan lỗ trên mặt miếng đệm, làm giảm vùng thắt, và tính tự nhiên ký sinh thì nhỏ hơn kiểu thứ hai, một cách tốt hơn.

Cách thứ tư có lỗ trên cả hai mặt của cái đệm. So với phương pháp thứ ba, nó có nghĩa là mỗi đầu của tụ điện được kết nối với máy bay điện và mặt đất song song song song song với đường, nhỏ hơn cả tính năng ký sinh thứ ba. Giấy phép không gian, hãy thử dùng phương pháp này.

Cách cuối cùng là khoan trực tiếp lỗ trên má, với thứ tự nhiên tối thiểu ký sinh, nhưng hàn có thể gây rắc rối. Có dùng nó hay không tùy thuộc vào khả năng xử lý và phương pháp.

Cách thứ ba và thứ tư được đề nghị.

Cần được nhấn mạnh rằng PCB kỹ sư sử dụng thỉnh thoảng các vias phổ biến cho nhiều tụ điện để tiết kiệm khoảng trống. Không được làm việc này. Đây là cách tốt nhất để tối ưu hóa thiết kế của sự kết hợp tụ điện và giảm số lượng tụ điện.

Bởi vì đường in càng rộng, hấp dẫn càng nhỏ, đường dẫn dẫn từ miếng đất tới đường thông càng rộng càng tốt, và nếu có thể, hãy cố gắng cùng độ rộng với miếng đệm. Bằng cách này, ngay cả khi nó là một tụ điện trong một gói 02O, bạn cũng có thể sử dụng một dây chì cỡ 20M.