Về việc sử dụng dữ liệu phụ/Mô hình mô phỏng đặc tả thông tin đệm đầu ra (IBIS) cho giai đoạn phát triển bảng mạch in (PCB). Bài viết này miêu tả cách sử dụng mô hình IBES để trích ra một số biến số quan trọng để tính to án độ chính xác tín hiệu và xác định. Thiết kế PCB giải.
Lưu ý rằng giá trị được chiết xuất này là một phần của mô hình IBES.
vấn đề về tín hiệu nguyên vẹn Khi quan sát tín hiệu kỹ thuật số ở hai đầu một đường truyền, Các nhà thiết kế sẽ ngạc nhiên với kết quả khi các tín hiệu được chuyển đến Dấu PCB. Trong trường hợp khoảng cách khá xa, Tín hiệu điện giống như một cơn sóng di chuyển hơn là một tín hiệu đổi tức thời.
Một mô phỏng tốt về hành vi sóng trên bảng mạch là CHICHENGPO (Sóng trong hồ bơi). Bởi vì hai nhóm của cùng một lượng nước có cùng một "cản trở", Máy xúc lật băng qua bể bơi một cách trơn tru.. Tuy, Khả năng cản trở của tường xà lim rất rõ ràng., và sóng phản chiếu theo hướng ngược lại. Tín hiệu điện đã được tiêm vào... Dấu PCB sẽ có cùng một hiện tượng. Khi khó khăn xảy ra, hiện tượng này phản chiếu theo một cách tương tự. Hình số 1 hiển thị một thiết bị PCB với cản trở cuối không khớp. Hệ thống điện tử TI MSP43056; 13Name;162; gởi tín hiệu đồng hồ tới TI ADS8326 ADC, mà gửi dữ liệu chuyển đổi về MSP430. Hình thứ hai hiển thị phản xạ gây ra bởi sự cố sửa chữa sai thiết bị. Những phản xạ này gây ra vấn đề về độ chính xác tín hiệu trên đường truyền.
Cho phép phép kết hợp vết vết xuất khớp ở một hoặc hai đầu có thể làm giảm sự phản xạ.
f Để giải quyết vấn đề về độ cứng hệ thống và sự kết hợp độ kháng cự, thiết kế cần phải hiểu tính chất cản trở của các mạch tổng hợp (ICS) và tính chất cản trở của các dấu vết PCB có tác dụng như dấu vết phát tín hiệu.
Sau khi hiểu được các chức năng này, thiết kế có thể mô tả mỗi đơn vị kết nối như một đường truyền phân phối. Đường truyền cung cấp các dịch vụ mạch khác nhau, từ thiết bị cuối đơn và chẩn đoán đến thiết bị kết xuất thoát. Bài viết này chủ yếu đề cập đến sự thật đơn phương. ề n. Lực đẩy và kéo của người lái vượt quá m ạ ch thiết kế.
Thêm vào đó, là yêu cầu những giá trị PIN theo đây:
Độ kháng xuất truyền ZT (Omega)
Đã bật lên thời gian Sóng và thu Thời TFall (giây)
Độ kháng nhận nhập ZR (Omega)
Giá trị tụ điện nguồn thu CR. Kim (F) Giá trị này thường không nằm trong cẩm nang s ản phẩm của nhà sản xuất IC.
Như s ẽ được thảo luận trong bài báo này, tất cả các giá trị này có thể được lấy qua mẫu I.C.I.S. trong suốt thời gian thiết kế PCB và sử dụng mô hình để mô phỏng đường dẫn truyền PCB.
Dùng các tham số sau để xác định định định định vị trí truyền:
Trở ngại đặc trưng Z0 (Omega)
Khoảng cách propagation D (ps/Inch)
Định vị khoảng thời gian báo D (PS)
Độ dài theo dõi: Độ dài rưỡi (mm) Phụ thuộc vào cấu trúc cụ thể của PCB, danh sách biến có thể dài hơn. Ví dụ, cấu trúc PCB có thể có một cái máy quay với nhiều điểm truyền tín hiệu/tiếp nhận. Mọi đường truyền đều phụ thuộc vào mã PCB đặc biệt. Nói chung, phạm vi Z0 của tấm ba lô là 50-75 oham, và mức D là 10-180ps/inch. Các giá trị thực tế của Z0 và D phụ thuộc vào vật chất và kích thước vật chất của đường truyền thật sự.
4 Có thể tính toán chậm phát triển dòng của một bảng mạch cụ thể như sau:
(1) Đối với khoang cấp ba-4, sự chậm trễ nghiêng về đường tuyến (thấy hình 4) là 178 ps/inch, và cơ cản đặc trưng là 50 ohms.
Bằng cách đo hình dạng đầu dây dẫn và khả năng dẫn đường và nhét các giá trị này vào công thức sau đây, chúng ta có thể xác nhận kết quả này trên bảng mạch: CTR là một khả năng dò tốc điện tử có thể tồn tại tại tại tại tại tại tại tại tại cự ly xa/inch; LR là để thưởng thức từng centimet. cấp trên là hằng số điện của không khí; và Bên Cấp Cứu là hằng số điện của các vật liệu.
Ví dụ, nếu tụ điện dây chuyền dải sóng vi sóng là 2
Sự so sánh của tập đoàn Xiếc và Các Vòng Phát triển Một khi đã xác định đường truyền, bước tiếp theo là xác định sơ đồ mạch đại diện cho một hệ thống tập hợp hay một hệ thống phân phối. Thông thường, kích thước của hệ thống tổng hợp là nhỏ, và hệ thống phân phối cần nhiều khoảng trống hơn. Hệ thống nhỏ có độ dài hiệu quả và tín hiệu nhỏ hơn các đặc trưng điện nhanh nhất.
Để trở thành một hệ thống tập hợp có năng lực, thì mạch PCB phải đáp ứng những yêu cầu:
(5) Trong số đó, TRise là thời gian tăng lên trong tích tắc. Sau khi hệ thống tập hợp được thực hiện trên PCB, chiến lược huỷ diệt không phải là vấn đề.
Về cơ bản, chúng tôi giả sử tín hiệu phát tín hiệu được truyền đến đường truyền đạt đến chỗ nhận tín hiệu ngay lập tức.
Cấu trúc tổ chức dữ liệu của mô hình IWAIS dựa trên trường điện của Bộ phận xung điện. Mẫu IBES gồm ba, sáu hay chín góc dữ liệu. Các biến số xác định các góc này là quá trình làm việc 1, điện thế nạp và nhiệt độ kết nối. Chính xác góc chụp chụp chụp dung cụ cho mô hình thiết bị đó là tối quan trọng để tạo ra mô hình IBES chính xác. Chất lượng rất khác nhau, quá trình làm việc với silicon khác nhau, và các mẫu được tạo ra rất yếu và mạnh mẽ. Hệ thống thiết kế định vị điện dựa vào các yêu cầu sức mạnh của bộ phận, và thay đổi nó giữa giá trị giá trị đáng giá, giá trị tối thiểu và giá trị tối đa.
Cuối cùng, dựa theo nhiệt độ ước lượng của thành phần, giá năng lượng đo suất và kết nối của gói hàng và nhiệt độ môi trường, nghĩa là, 206; 184JA, xác định nhiệt độ tại chỗ nối silicon của thành phần. Bàn 1 cung cấp ví dụ về ba biến s ố viễn dương và mối quan hệ của chúng với tiến trình đo dạng có sinh học 24-cắn ADC ADS129x series CMOS. Những biến số này được dùng để thực hiện sáu giả lập SPICE. Các giả lập đầu tiên và thứ tư sử dụng mô hình trình ước tính, điện thế nạp và nhiệt độ kết nối tại căn phòng. Cả hai giả lập thứ hai và thứ năm đều dùng một mô hình quá trình yếu, điện hạ cung cấp và nhiệt độ kết nối cao. Các giả lập thứ ba và thứ sáu sử dụng các mô hình tiến trình mạnh mẽ, tăng áp suất cung cấp và nhiệt độ tụt hơn.
Sự liên hệ giữa giá trị CV là bản đồ góc tối ưu của tiến trình CMOS.
Tìm và/ hay tính kỹ thuật bộ phát. Đặc trưng của bộ phát cho giá trị độ trung toàn của tín hiệu bao gồm: Trở ngại xuất (ZT) và thời gian tăng độ cao (v. Rise và d. Fall). Hình số 5 hiển thị mức tính 12129x của gói TI ADS129x. Nó liệt kê các tập tin mẫu tự lập. 5 Giá trị dùng để tạo cản trở được hiển thị dưới từ khoá [Kim] cũng nằm trong bộ đệm (chưa được hiển thị).
Thời gian gia tăng được xác định ở phần tạm thời của danh sách dữ liệu mẫu IBES. Làm mất niềm tin của các chốt nhập và kết xuất. Cái cản kim của bất kỳ tín hiệu nào được thêm vào cản trở kiểu của gói nhiệt và khả năng. Trong hình số 5, các từ khoá "Thành phần/Chỉ số""""""[Sản xuất] và"Bưu kiện"", miêu tả một gói đặc biệt, 42-ghim PBGA (ZXG). The pack indectance and capaciVào nce of a particular pin can be found under the "Pin]" từ khoá. Ví dụ, ở ghim 5E, bạn có thể tìm giá trị của GPIO4, ghim L u và pin C u.
C ác giá trị của tín hiệu và gói hàng L'u ghim (pin indtance) và C'u ghim capaciVào ce) thuộc về 1.4899 nH và 0.280 PLF, được đặt bên nhau. Thứ hai giá trị tụ điện quan trọng là tụ điện silicon, tức là công cộng C. C ó thể tìm thấy giá trị comp dưới từ khoá « Mô hình ». Trong danh sách kiểu của Adl129x. Giá trị bất thường. C comp trong mô- đun này là khả năng của bộ đệm DIO, và điện pin cung cấp của nó là 3.Comment. Biểu tượng « 124; » đại diện cho câu bình luận; Do đó, giá trị thiệt hại C u comp của danh sách này là 3.0727 và-12 F (giá trị điển hình), 2.30787130e-12 F (minimum) và 3.8595450E-12 F (tối đa), các nhà thiết kế PCB có thể chọn trong đó.
Sử dụng IBEs để thiết kế đường truyền trong bài báo này, một chiếc PCB với trở ngại cuối không phù hợp được thảo luận như một điểm khởi đầu. Sau đó, nhà máy PCB học được qua mẫu IBES và tìm thấy một số yếu tố chủ chốt của vấn đề truyền tín hiệu này. Đáng lẽ phải có một giải pháp cho vấn đề này.
Hiển thị chiến lược sửa chữa sự chấm dứt và hiển thị hình động sửa chữa. Nếu bạn muốn thiết kế một đường truyền PCB, Bước đầu tiên là thu thập thông tin từ Sản phẩm PCB Sổ. Bước thứ hai là kiểm tra mẫu IBES và tìm ra một số thông số không thể lấy ra từ nội dung cụ thể./vô dạng đầu ra, Thời gian gia tăng, và nhập/tụ điện xuất. Khi vào giai đoạn phần cứng, Chúng ta cần sử dụng mô hình IBES để tìm ra một số tiêu chuẩn hàng hóa chủ chốt và mô phỏng thiết kế cuối cùng..