Công nghệ PCB - Tác dụng của bánh cầu trên tín hiệu truyền

Đầu, the basic concept of vias

Via is one of the important components of multilayer PCB, và chi phí khai thác thường tính to án lợi nhuận 9CommentName. Đơn giản thôi., mọi lỗ trên PCB có thể được gọi là đường. Từ quan điểm của chức năng, chúng có thể được chia thành hai loại: một loại được dùng để kết nối điện giữa các lớp; Cái kia được dùng để sửa hay sắp đặt thiết bị. Theo quy trình, chúng được chia làm ba loại, Chính:, Chết tiệt!, Chết tiệt! Chết tiệt!. Cây cầu Mù được đặt trên bề mặt trên và dưới của bảng mạch in và có độ sâu nhất định.. Chúng được dùng để kết nối đường bề mặt và đường bên trong bên dưới.. The depth of the hole usually does not exceed a certain ratio (aperture). Chôn cất là lỗ nối nằm trong lớp bên trong của bảng mạch in., mà không nằm trên bề mặt của bảng mạch. Những cái lỗ trên đây được đặt trong lớp bên trong của bảng mạch., và được hoàn thành bằng một quá trình đào tạo qua lỗ trước khi phồng lên., và nhiều lớp bên trong có thể được bao phủ trong khi hình thành đường thông,. Loại thứ ba được gọi là lỗ thông qua., mà thâm nhập vào toàn bộ mạch và có thể được dùng cho việc kết nối nội bộ hay làm lỗ lắp ráp thành phần.. Bởi vì lỗ thông qua dễ áp dụng trong quá trình và chi phí thì thấp hơn., Hầu hết các bảng mạch in dùng nó thay vì hai loại khác thông qua lỗ.. Các lỗ thông hơi bên dưới, Trừ khi khác đã xác định, được xem là qua lỗ.

Từ quan điểm thiết kế, A đường chủ yếu gồm hai phần, một là lỗ mũi khoan ở giữa, còn cái kia là khu đệm xung quanh lỗ khoan. Kích thước của hai bộ phận này xác định kích cỡ đường. Rõ, với tốc độ cao, thiết kế PCB mật độ cao, nhà thiết kế luôn hy vọng rằng đường cái càng nhỏ càng tốt, Tốt hơn, để có thêm nhiều chỗ dây dẫn trên bảng.. Thêm nữa., Các lỗ nhỏ hơn lỗ nhỏ., khả năng ký sinh của riêng nó. Nó nhỏ hơn nhiều., nó phù hợp với mạch tốc độ cao. Tuy, Giảm kích thước lỗ cũng làm tăng giá trị, và kích thước của chúng không thể giảm vô hạn. It is giới hạn bởi các công nghệ tiến trình như khoan và lớp móc: the small the hole, khoan càng nhiều, khoan càng lâu., nó càng dễ bị lệch khỏi vị trí trung tâm, và khi độ sâu của lỗ vượt quá sáu lần so với đường kính của lỗ khoan., Không thể đảm bảo rằng tường lỗ được đúc bằng đồng. Ví dụ như, if the thickness (through hole depth) of a normal 6-layer PCB board is Comment0Mil, sau đó trong điều kiện thường, Độ chính tối thiểu của máy sản xuất PCB chỉ có thể chạm tới 8Mấy. Với việc phát triển công nghệ khoan bằng laser, lỗ có thể nhỏ hơn và nhỏ hơn. Thường, một đường với một đường kính nhỏ hơn hoặc bằng 6Milas được gọi là lỗ nhỏ. Microvias are often used in HDI (High Density Interconnect Structure) design. Microvia technology allows vias to be directly punched on the pad (Via-in-pad), nâng cao sức khỏe của hệ thống điện tử và tiết kiệm khoảng điện..

The Vias appear as breakpoint with extremely Trở nce on the truyền., sẽ gây phản xạ tín hiệu. Thường, Khả năng cản trở tương đương của đường một sẽ cao khoảng 127 thấp hơn một đường truyền. Ví dụ như, the impedance of a 50 ohm transmission line will decrease by 6 ohms when passing through the via (specifically, nó có liên quan đến kích thước và độ dày của đường, not an absolute reduction). Tuy, Sự phản chiếu gây ra bởi việc cản trở của đường thông thường là rất nhỏ, and its reflection coefficient is only: (44-50)/(44+50)=0.06. Các vấn đề do đường truyền gây ra tập trung hơn vào kí sinh lực và tự nhiên.. Tác động.

Hai, the parasitic capacitance and inductance of the via

The via itself has parasitic stray capacitance. Nếu biết được đường D2 là đường kính của mặt nạ solder trên lớp đất, Đường kính của đường băng là D1, Độ dày của bảng PCB là T, và hằng số giá trị của vật liệu nằm ở'206;, Khả năng ký sinh của đường có độ chừng: C=1.Tên lửa 4;206;/(D2-D1)

The main effect of the parasitic capacitance of the via hole on the circuit is to extend the rise time of the signal and reduce the speed of the circuit. Ví dụ như, cho một tấm bảng PCB với độ dày 50nhẹ, if the diameter of the via pad is 20Mil (the diameter of the hole is 10Mils), và đường kính mặt nạ solder là 40nhẹ, then we can approximate the size of the via using the above formula The parasitic capacitance is roughly:

C=1.4x4.4x0.0500.020/(0.00-0.020)=0.31pF

The rise time change caused by this part of the capacitance is roughly:

T10-90=2.2C(Z0/2)=2.2x0.31x(50/2)=17.05ps

It can be seen from these values that although the effect of the rise delay caused by the parasitic capacitance of a single via is not very obvious, nếu đường truyền được dùng nhiều lần trên đường dẫn để chuyển qua các lớp, Sẽ dùng nhiều kinh cầu, Thiết kế phải được cân nhắc cẩn thận.. Thiết kế thật sự, the parasitic capacitance can be reduced by increasing the distance between the via hole and the copper area (Anti-pad) or reducing the diameter of the pad.

Có khả năng nhiễm trùng trong kinh cầu cũng như xuất ngoại ký sinh.. Thiết kế mạch điện tử tốc độ cao, Sự tổn thương gây ra bởi các nguyên tử ký sinh của kinh thường lớn hơn tác động của khả năng ký sinh.. Sự tự nhiên của các chuỗi ký sinh sẽ làm suy yếu các tác dụng của tụ điện vượt và làm giảm hiệu ứng lọc của toàn bộ hệ thống điện.. We can use the following empirical formula to simply calculate the parasitic inductance of a via:

L=5.08h[ln(4h/d)+1]

Where L refers to the inductance of the via, h là độ dài của đường, d là đường kính của lỗ trung tâm. Có thể nhìn thấy từ công thức rằng đường kính nhỏ có ảnh hưởng tới tính tự nhiên., và độ dài của đường qua có ảnh hưởng lớn nhất tới độ tự nhiên.. Vẫn dùng ví dụ trên, the inductance of the via can be calculated as:

L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH

If the rise time of the signal is 1ns, sau đó trở ngại tương đương là: XL=*207; Q-1288;L/T10-90=3.T269;. Một trở ngại như vậy không thể bị bỏ qua khi dòng chảy tần số cao. Cần phải chú ý đặc biệt đến việc tụ điện đường vòng cần phải đi qua hai cầu khi kết nối hệ thống điện và lớp đất, để cho tơ mồi ký sinh của đường truyền tăng gấp đôi.

Ba, how to use vias

Through the above analysis of the parasitic characteristics of vias, chúng ta có thể thấy điều đó trong thiết kế PCB, các hoạt động đơn giản thường mang lại những ảnh hưởng tiêu cực lớn đến thiết kế mạch.. Để giảm các tác động xấu gây ra bởi các tác động ký sinh của kinh, the following can be done in the design:

1. Xét về giá cả và chất lượng tín hiệu, chọn một kích cỡ hợp lý qua kích cỡ. Nếu cần thiết, Bạn có thể cân nhắc dùng các kích cỡ của bánh cầu. Ví dụ như, cho điện hoặc đất đáp, có thể dùng một cỡ bự hơn để làm giảm cản trở, và tìm dấu hiệu, có thể dùng cầu nhỏ hơn. Tất nhiên rồi, như kích thước của đường giảm, Chi phí tương ứng sẽ tăng.

2. Hai công thức được thảo luận trên có thể kết luận rằng sử dụng một loại ngòi nổ nhỏ sẽ có lợi cho việc giảm hai tham số ký sinh của đường....

3. Cố đừng thay đổi các lớp của dấu hiệu trên bảng PCB, đó là, Cố đừng dùng cầu kỳ không cần thiết.

4. Những cái chốt của nguồn điện và mặt đất sẽ được khoan gần đó., và đầu dẫn giữa đường và ghim phải ngắn nhất có thể.. Xem xét việc chơi nhiều kinh nghiệm song song để giảm tính tự nhiên tương đương.

5. Hãy đặt vài cây cầu chân đất gần cầu của lớp phát tín hiệu để trở về tín hiệu gần nhất.. Thậm chí anh có thể đặt vài cây cầu thừa lên PCB.

6. cho bảng PCB tốc độ cao với mật độ cao, có thể dùng vi khuẩn.