Chính xác sản xuất PCB, PCB tần số cao, PCB cao tốc, PCB chuẩn, PCB đa lớp và PCB.
Nhà máy dịch vụ tùy chỉnh PCB & PCBA đáng tin cậy nhất.
I. Giới thiệu
Các phương pháp ức chế nhiễu trên bảng PCB là:
1. Giảm diện tích vòng lặp tín hiệu của chế độ chênh lệch.
2. Giảm tiếng ồn tần số cao trở lại (lọc, cách ly và phù hợp).
3. Giảm điện áp chế độ chung (thiết kế nối đất). 30 nguyên tắc thiết kế EMC PCB tốc độ cao
2. Tổng quan về nguyên tắc thiết kế PCB
Nguyên tắc 1: Tần số đồng hồ PCB vượt quá 5MHZ hoặc thời gian tăng tín hiệu dưới 5ns, thường cần thiết kế bảng nhiều lớp.
Lý do: Với thiết kế bảng nhiều lớp, khu vực của vòng lặp tín hiệu có thể được kiểm soát tốt.
Nguyên tắc 2: Đối với bảng nhiều lớp, các lớp định tuyến chính (đường đồng hồ, xe buýt, đường tín hiệu giao diện, đường tần số vô tuyến, đường tín hiệu đặt lại, đường tín hiệu lựa chọn chip và các đường tín hiệu điều khiển khác nhau, v.v.) phải nằm cạnh mặt phẳng nối đất hoàn chỉnh. Tốt nhất là giữa hai mặt đất.
Lý do: Các đường tín hiệu quan trọng thường là bức xạ mạnh hoặc cực kỳ nhạy cảm. Hệ thống dây điện gần mặt đất có thể làm giảm diện tích vòng lặp tín hiệu, giảm cường độ bức xạ hoặc cải thiện khả năng chống nhiễu.
Nguyên tắc 3: Đối với bảng một lớp, cả hai mặt của đường tín hiệu quan trọng phải bao phủ mặt đất.
Lý do: Cả hai mặt của tín hiệu chính đều được phủ đất, một mặt có thể làm giảm diện tích vòng lặp tín hiệu, mặt khác có thể ngăn chặn nhiễu xuyên âm giữa đường tín hiệu và các đường tín hiệu khác.
Nguyên tắc 4: Đối với các tấm hai lớp, một khu vực rộng lớn của mặt đất nên được đặt trên mặt phẳng chiếu của các đường tín hiệu quan trọng, hoặc giống như một tấm đơn.
Lý do: Các tín hiệu quan trọng gần mặt đất giống như các tấm nhiều lớp.
Nguyên tắc 5: Trong bảng nhiều lớp, mặt phẳng nguồn phải được rút lại 5H-20H so với mặt phẳng tiếp đất liền kề của nó (H là khoảng cách giữa mặt phẳng nguồn và mặt đất).
Lý do: Sự sụt giảm của mặt phẳng nguồn điện so với mặt phẳng mặt đất trở lại của nó có thể ngăn chặn hiệu quả các vấn đề bức xạ cạnh.
Nguyên tắc 6: Mặt phẳng chiếu của lớp dây phải nằm trong khu vực của lớp mặt phẳng hồi lưu.
Lý do: Nếu lớp cáp không nằm trong khu vực dự kiến của lớp mặt phẳng hồi lưu, nó sẽ gây ra các vấn đề về bức xạ cạnh và tăng diện tích vòng lặp tín hiệu, do đó làm tăng bức xạ chế độ vi sai.
Nguyên tắc 7: Trong bảng nhiều lớp, lớp trên cùng và lớp dưới cùng của veneer phải không có đường tín hiệu lớn hơn 50 MHZ càng tốt.
Lý do: Tốt nhất là đi bộ tín hiệu tần số cao giữa hai tầng phẳng để ngăn chặn bức xạ của chúng vào không gian.
Nguyên tắc 8: Đối với veneer có tần số hoạt động lớn hơn 50 MHz ở mức veneer, nếu lớp thứ hai và áp chót là lớp dây, lớp TOP và BOOTTOM phải được phủ bằng lá đồng nối đất.
Lý do: Tốt nhất là đi bộ tín hiệu tần số cao giữa hai tầng phẳng để ngăn chặn bức xạ của chúng vào không gian.
Nguyên tắc 9: Trong bảng nhiều lớp, mặt phẳng nguồn hoạt động chính của veneer (mặt phẳng nguồn được sử dụng rộng rãi nhất) phải rất gần với mặt phẳng nối đất của nó.
Lý do: Các mặt phẳng nguồn và mặt đất liền kề có thể làm giảm hiệu quả diện tích vòng lặp của mạch điện.
Nguyên tắc 10: Trong một tấm một lớp, phải có một dây nối đất gần và song song với dây nguồn.
Lý do: Giảm diện tích vòng lặp hiện tại của nguồn điện.
Nguyên tắc 11: Trong một tấm hai lớp, phải có một dây nối đất gần và song song với dây nguồn.
Lý do: Giảm diện tích vòng lặp hiện tại của nguồn điện.
Nguyên tắc 12: Trong thiết kế nhiều lớp, cố gắng tránh các lớp cáp liền kề. Nếu các lớp cáp chắc chắn nằm cạnh nhau, khoảng cách giữa hai lớp cáp nên được tăng lên một cách thích hợp và khoảng cách giữa các lớp cáp và mạch tín hiệu của chúng nên được giảm xuống.
Lý do: Dấu vết tín hiệu song song trên các lớp dây liền kề có thể gây nhiễu xuyên âm tín hiệu.
Nguyên tắc 13: Các lớp mặt phẳng liền kề nên tránh chồng chéo mặt phẳng dự kiến của chúng.
Lý do: Khi các phép chiếu chồng chéo, điện dung ghép nối giữa các lớp gây ra tiếng ồn giữa các lớp khớp nối với nhau.
Nguyên tắc 14: Khi thiết kế bố cục PCB, nguyên tắc thiết kế của vị trí dọc theo dòng tín hiệu phải được tuân thủ đầy đủ, cố gắng tránh đi qua lại.
Lý do: Tránh khớp nối tín hiệu trực tiếp, ảnh hưởng đến chất lượng tín hiệu.
Nguyên tắc 15: Khi nhiều mạch mô-đun được đặt trên cùng một PCB, các mạch kỹ thuật số và analog cũng như các mạch tốc độ cao và thấp nên được sắp xếp riêng biệt.
Lý do: Tránh sự can thiệp lẫn nhau giữa các mạch kỹ thuật số, analog, tốc độ cao và tốc độ thấp.
Nguyên tắc 16: Khi có cả mạch cao, trung bình và thấp trên bảng, hãy tuân theo các mạch tốc độ cao và trung bình, tránh xa giao diện.
Lý do: Tránh tiếng ồn mạch tần số cao phát ra bên ngoài thông qua giao diện.
Nguyên tắc 17: Các tụ điện lưu trữ năng lượng và bộ lọc tần số cao nên được đặt gần mạch đơn vị hoặc thiết bị có sự thay đổi dòng điện lớn (ví dụ: mô-đun nguồn: đầu vào và đầu ra, quạt và rơ le).
Lý do: Sự hiện diện của tụ điện lưu trữ năng lượng có thể làm giảm diện tích vòng lặp của các vòng lặp hiện tại lớn.
Nguyên tắc 18: Mạch lọc của cổng đầu vào nguồn của bảng mạch phải được đặt gần giao diện.
Lý do: Để tránh kết nối lại các dòng đã được lọc.
Nguyên tắc 19: Trên PCB, các thành phần lọc, bảo vệ và cách ly của mạch giao diện phải được đặt gần giao diện.
Lý do: Nó có thể đạt được hiệu quả bảo vệ, lọc và cách ly.
Nguyên tắc 20: Nếu có cả bộ lọc và mạch bảo vệ tại giao diện, nguyên tắc bảo vệ bộ lọc trước và sau phải được tuân theo.
Lý do: Mạch bảo vệ được sử dụng để ức chế quá áp và quá dòng bên ngoài. Nếu mạch bảo vệ được đặt sau mạch lọc, mạch lọc sẽ bị hỏng do quá áp và quá dòng.
Nguyên tắc 21: Khi bố trí, đảm bảo rằng các mạch lọc (bộ lọc), cách ly và bảo vệ các mạch đầu vào và đầu ra không được ghép nối với nhau.
Lý do: Khi các dấu vết đầu vào và đầu ra của các mạch trên được ghép nối với nhau, hiệu ứng lọc, cách ly hoặc bảo vệ bị suy yếu.
Nguyên tắc 22: Nếu giao diện "mặt đất sạch" được thiết kế trên bảng, các thành phần lọc và cách ly phải được đặt trên vành đai cách ly giữa "mặt đất sạch" và mặt đất làm việc.
Lý do: Tránh kết hợp giữa các thiết bị lọc hoặc cách ly thông qua các lớp phẳng, do đó làm suy yếu hiệu ứng.
Nguyên tắc 23: Trên "mặt đất sạch", không đặt thiết bị nào khác ngoài thiết bị lọc và bảo vệ.
Lý do: "Clean Ground" được thiết kế để đảm bảo rằng giao diện có bức xạ tối thiểu và "Clean Ground" có thể dễ dàng kết hợp với nhiễu bên ngoài, vì vậy không nên có các mạch và thiết bị không liên quan khác trên "Clean Place".
Nguyên tắc 24: Giữ các thiết bị bức xạ mạnh như tinh thể, dao động tinh thể, rơle và nguồn chuyển mạch cách xa đầu nối giao diện bảng ít nhất 1000 mils.
Lý do: Sự can thiệp sẽ phát ra trực tiếp hoặc dòng điện sẽ kết hợp với cáp đầu ra để phát ra ngoài.
Nguyên tắc 25: Các mạch hoặc thiết bị nhạy cảm (như mạch reset, mạch watchdog, v.v.) phải cách mỗi cạnh của bảng ít nhất 1000 mils, đặc biệt là các cạnh của giao diện bảng.
Lý do: Những nơi tương tự như giao diện veneer dễ bị nhiễu bên ngoài nhất, chẳng hạn như tĩnh điện, trong khi các mạch nhạy cảm như mạch đặt lại và mạch watchdog có thể dễ dàng khiến hệ thống hoạt động sai.
Nguyên tắc 26: Tụ điện lọc của bộ lọc IC phải càng gần chân nguồn của chip càng tốt.
Lý do: Tụ điện càng gần chân, diện tích vòng lặp tần số cao càng nhỏ và bức xạ càng nhỏ.
Nguyên tắc 27: Đối với điện trở khớp nối tiếp đầu bắt đầu, nó nên được đặt gần đầu ra tín hiệu của nó.
Lý do: Điện trở kết hợp nối tiếp ở đầu khởi động được thiết kế để thêm trở kháng đầu ra của đầu ra chip và trở kháng của điện trở nối tiếp vào trở kháng đặc trưng của dấu vết. Điện trở phù hợp được đặt ở cuối và phương trình trên không thể được thỏa mãn.
Nguyên tắc 28: Dấu vết PCB không thể có dấu vết góc phải hoặc sắc nét.
Lý do: Hệ thống dây góc phải dẫn đến trở kháng không liên tục, dẫn đến truyền tín hiệu, dẫn đến chuông hoặc quá mức, cũng như bức xạ EMI mạnh.
Nguyên tắc 29: Tránh các thiết lập lớp cho các lớp cáp liền kề càng nhiều càng tốt. Khi không thể tránh khỏi, hãy cố gắng làm cho các dấu vết trong cả hai lớp dây có chiều dài nhỏ hơn 1000mil theo chiều dọc hoặc song song với nhau.
Lý do: Để giảm nhiễu xuyên âm giữa các dấu vết song song.
Nguyên tắc 30: Nếu bảng mạch có lớp định tuyến tín hiệu bên trong, các đường tín hiệu quan trọng như đồng hồ nên được đặt ở lớp bên trong (lớp định tuyến được ưu tiên).
Lý do: Triển khai các tín hiệu quan trọng trong lớp cáp nội bộ có thể hoạt động như một lá chắn.
