Công nghệ PCB - Giới thiệu công nghệ chế biến bảng mạch PTFE

Giới thiệu công nghệ chế biến bảng mạch PTFE

Công nghệ vi sóng cao Multilayer Circuit Board

Với tần số ngày càng tăng của trường vi sóng, việc sử dụng tấm polytetrafluoroetylen làm thiết bị vi sóng và công nghệ nền đa lớp polytetrafluoroetylen được hỗ trợ tốc độ cao đã đạt được mô hình tấm đa lớp 12 lớp PTFE.

Thiết kế thử nghiệm 1 Bảng mẫu yêu cầu DK=3,0, Df=0,0023 (10G Hz), độ dày 3,7mm, cấu trúc rãnh bậc thang, căn chỉnh hai lớp+/- 0,01mm.

1.1 Lựa chọn chất nền

1.1.1 Phân loại các tấm có thể được chia thành 5 loại:

1. PTFE+vải thủy tinh. Làm việc kém.

2, PTFE+vải không dệt thủy tinh. Làm việc tốt.

3, PTFE+gốm đóng gói có hiệu suất làm việc tốt nhất.

4, PTFE+vải thủy tinh+chất độn gốm. Hiệu suất tốt hơn một chút so với khả năng gia công của vải thủy tinh polytetrafluoroethylene nguyên chất.

5, PTFE Keo Sheet được chia thành: PTFE Keo Sheet, BT Bọc Polytetrafluoroethylene Preprepreprepreprepreprepre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre-pre, PTFE bán rắn. Theo yêu cầu về hiệu suất của mô hình cũng như hiệu suất vật liệu và giá cả, chúng tôi thực hiện các lựa chọn vật liệu sau: Tấm lõi là tấm keo PTFE+vải thủy tinh và PTFE+vải thủy tinh+vật liệu làm đầy gốm PTFE khó gia công nhất.

1.1.2 Đặc tính tấm

a. Tính chất vật lý và hóa học Vật liệu PTFE có tính chất điện tuyệt vời và ổn định hóa học tốt. Nó có hằng số điện môi thấp, và ở giữa, sự thay đổi theo tần số không rõ ràng, hệ số điện môi của 1G và 10G về cơ bản không thay đổi, vì vậy những gì thường được sử dụng ở đây là chúng tôi chủ yếu áp dụng hiệu suất này. Sau khi thêm chất độn gốm

b. Đặc điểm xử lý Hiệu suất xử lý của tấm PTFE rất kém. Chất liệu mềm và hầu như không có keo PTFE chảy khi ép. Bản thân vật liệu PTFE có những vấn đề sau: Khi làm tấm, lực liên kết giữa chất độn và sợi thủy tinh tẩm sợi thủy tinh nhỏ hơn, dòng keo nhỏ hơn và không có lực liên kết với nhau, vì vậy nó dễ dàng khoan ra khỏi kính

1. Bản thân vật liệu TFE có độ phân cực thấp, lực kết hợp giữa chất nền và lá đồng giữa chất nền và vải thủy tinh là kém, và mặt nạ hàn được in cũng khó khăn, và tấm không chịu được tác động cơ học. PTFE và thủy tinh

2. Vật liệu mềm, vật liệu mềm, dễ bị biến dạng, ít hỗ trợ cho sợi thủy tinh và lá đồng, cộng với vấn đề 1. Dễ bị biến dạng bởi lực cơ học khi khoan, hiệu quả cắt sợi thủy tinh không tốt, không dễ cắt cùng một lúc, PTFE cũng dễ dàng tạo ra các mảnh khoan PTFE chưa cắt.

c. Giới thiệu về tấm keo Teflon Giới thiệu về tấm keo Teflon: một tấm keo nhiệt dẻo trong suốt, độ dày thường là 1,5 triệu, 3,0 triệu. Điện môi 2.3, mất điện môi đề cập đến nhiệt độ ép trên 220 độ C, dòng chảy keo ít hơn, và dễ dàng xuất hiện keo không chảy.

1.1.3 Kết quả lựa chọn vật liệu Theo yêu cầu mẫu và yêu cầu thử nghiệm, chúng tôi chọn vật liệu từ nhà cung cấp A, B và C để thử nghiệm, lõi DK=2,5~3,5.

Vật liệu mẫu là DK=3,0 (10GHz), Df=0,0023 (10GHz).

2 Phân tích yếu tố

Như bạn có thể thấy từ các đặc tính của vật liệu, các vấn đề chính trong chế biến tấm nhiều lớp Teflon tập trung vào việc ép, khoan và in mực.

Đối với những câu hỏi trên, chúng tôi đã tiến hành thiết kế phương pháp thí nghiệm sau đây.

3 Thiết kế phương pháp xử lý

3.1 Khoan lỗ Bởi vì vật liệu tương đối mềm, sợi thủy tinh tương đối mềm, cho nên rất dễ dàng sinh ra gai. Do đó, cần phải thêm một vật liệu PTFE đặc biệt tương đối cứng. Tốc độ khoan nhỏ (cần được xác định bằng thực nghiệm).

Vì không có liên kết nhựa giữa các sợi thủy tinh, không có lỗ khoan nào được khoan với nhau mà không cắt. Nó rất dễ dàng để tạo ra sợi thủy tinh không cắt và mạ tạo thành một nút mạ.

Đồng thời, vật liệu PTFE tương đối mềm và vật liệu PTFE có thể được giữ lại trên tường lỗ mà không bị cắt.

Vì nhựa trên nắp và tấm lưng sẽ dính vào tường lỗ ở nhiệt độ cao, nó cũng sẽ trở thành một phần của chip khoan (PTFE). Mỗi vật liệu có thể khác nhau vì bao bì của từng vật liệu PTFE, lựa chọn vải thủy tinh, v.v. Với phân tích trên, chúng tôi sẽ tập trung chủ yếu vào việc lựa chọn nắp đệm, kiểm tra thông số khoan, loại bit

a. Chọn vỏ đệm Hiện nay vỏ đệm tốt nhất là sử dụng vật liệu nhựa phenolic. Tấm này cứng hơn, nhưng nhựa phenolic

b. Kiểm tra thông số

1. Phương pháp thử nghiệm Người kiểm tra lần đầu tiên kiểm tra các thông số khoan của vật liệu, không thể hiểu chính xác hơn các đặc tính khoan của vật liệu. Sử dụng các thông số khoan của PTFE làm chuẩn, theo lượng thức ăn khoan riêng lẻ (các thông số toàn diện về tốc độ và lượng thức ăn). Và dựa trên phân tích thực nghiệm và lý thuyết, một số tổ hợp tham số có thể được sử dụng với xác suất nhỏ đã được loại bỏ.

Trên cơ sở này, một phạm vi lớn hơn của các kết hợp tham số được thực hiện theo hướng này. Sau khi thử nghiệm hoàn tất, các tham số được kết hợp trong phạm vi nhỏ này để xác định các tham số chính xác hơn. 2. Công cụ chọn công cụ Chúng tôi chọn đường kính sau làm công cụ kiểm tra: Í0. 5mm、1.0mm、1.5mm、2.0mm、3.0mm、3.2mm、4.5mm。

4. Sau khi khoan phương pháp thử, rửa sạch bằng nước áp suất cao hai lần, sử dụng kính lúp để quan sát bên trong lỗ dưới ánh sáng mạnh 25 lần và sử dụng kính lúp 25 lần để đánh giá bên trong lỗ. Cuối cùng, thực hiện một phần để quan sát các lỗ khoan và xác định số lượng lỗ tối đa được sử dụng bởi các bit bằng cách điều tra tình trạng của các bit bị thương và sự hao mòn của các bit. 5 thử nghiệm tác động cuối cùng xác nhận độ tin cậy của chúng.

3.2 Mạ xốp Do tính cực nhỏ của vật liệu PTFE, không dễ kết hợp với các vật liệu khác, đồng rất khó chìm và cần phải tìm cách. Đồng thời, vì lỗ khoan chắc chắn sẽ để lại sợi, nhựa và nhựa không cắt dính vào tường lỗ. Về sự khác biệt giữa vật liệu PTFE và FR-4, chúng tôi chủ yếu tập trung vào việc khử lỗ (loại bỏ lỗ khoan tường lỗ và độ bám dính của nó) và đảm bảo độ tin cậy của đồng chìm.

Do khó khăn trong việc chìm đồng trong vật liệu PTFE, các tấm đa lớp nhúng đồng hiện tại sử dụng phương pháp mạ ba lần nhúng đồng. Xử lý khử khoan và kích hoạt PLASMA là cần thiết để đảm bảo độ tin cậy của PTH.

Do tính mềm mại của vật liệu PTFE, swing trong bể mạ có thể dễ dàng phá vỡ tấm hoặc làm cho tấm đáng tin cậy trong quá trình mạ.

3.3 Mặt nạ hàn San lấp mặt nạ (mạ vàng) Vật liệu PTFE chính nó có lực liên kết rất nhỏ với mực. Bởi vì các tấm lõi vật liệu PTFE được ép lại với nhau, PTFE và mực được áp dụng trên bề mặt để ngăn chặn sự thất bại của lớp hoạt động bề mặt, dẫn đến độ bám dính kém giữa mực và tấm. Được rồi.

Một phương pháp xử lý khác là cần thiết để kích hoạt bề mặt của vật liệu PTFE được khắc bằng plasma. Các yếu tố ảnh hưởng đến lực liên kết mực bao gồm thiệt hại cơ học, chẳng hạn như chải, trầy xước, va đập, v.v., vì vậy màng hàn là do lỗ chân lông của vật liệu PTFE. Điều kiện tường không tốt lắm, lớp phủ đồng đầu tiên của tường lỗ sẽ làm cho chất lỏng tường lỗ bay hơi quá nhanh, dẫn đến hiện tượng bong bóng lỗ và các hiện tượng khác.

Quyết định sơ bộ là từng bước nâng cấp các tham số cố định sau khi đánh giá. Tương tự như vậy, chúng tôi đã xác định các thông số của tấm nướng sau khi xử lý hóa chất niken-vàng thông qua các thí nghiệm với các thông số của tấm nướng trước khi san lấp mặt bằng.

Sau khi vàng tan chảy, thời gian nướng quá dài và khả năng hàn không đủ, hàn ngược có thể gây ra sự phân tầng và phồng rộp, vì vậy các thông số nướng cần được đánh giá.

3.3.1 Đánh giá khoảng thời gian từ khắc đến in mực. Sau khi khắc, chờ 6 giờ, 8 giờ, 12 giờ, 16 giờ, 24 giờ và 36 giờ để khởi động băng 3M và kiểm tra cấu trúc mực.

3.3.2 Xác định các thông số bảo dưỡng sau của mực Kiểm tra các thông số lưu hóa sau của mực.

3.3 Tấm polytetrafluoroethylene đa lớp Sau khi giải quyết các vấn đề trên, những khó khăn của tấm nhiều lớp chủ yếu tập trung vào kiểm soát quá trình, cán, khoan và ngâm đồng tấm đa lớp hiện đã hoàn thành về cơ bản kiểm tra các thông số nén, vấn đề khoan là tương đối lớn. Trong trường hợp không có PLASMA,

3.3.1 Thông số ép a. Điều kiện ép Do nhiệt độ ép cao hơn của tấm liên kết PTFE, mối quan tâm ban đầu của chúng tôi là vấn đề ép. Nhiệt độ ép tối đa là 220 độ C và các thông số áp suất do nhà cung cấp cung cấp cũng tương đối nhỏ (700 × 1.400 Kpa).

Theo các thông số trên, sức mạnh lột của cả hai máy ép là ít hơn 0,4N/mm; Trong khi đó, tốc độ gia nhiệt là cho đến khi chúng tôi điều chỉnh nhiệt độ bắt đầu đến 190 độ C, nhiệt độ tối đa đến 228 độ C (nhiệt độ thực tế của phần nhiệt độ cao là 235 độ C) và giảm giấy kraft xuống 12 tờ (8 tờ hai lần, 4 tờ một lần) và sau khi áp suất tăng lên 2500Kpa, độ bền lột đạt 1,2N/mm hoặc lớn hơn (1,6N/mm cho TACONIC và 1,27N/mm cho Neclo).

Sau 5 cú sốc nhiệt trong quá trình nén này, tấm dính tấm lỗ có lớp bên trong, nhưng điều này là chấp nhận được. Các bức tường lỗ của tấm lõi đang trong tình trạng tốt và các khu vực không có lỗ đang trong tình trạng tốt.

Sau 10 cú sốc nhiệt, hiện tượng phân tầng là nghiêm trọng và hiện tượng phân tầng cũng xảy ra ở khu vực không có lỗ.

Hiện tượng phân tầng của 5 và 10 cú sốc nhiệt NECLO thậm chí còn nghiêm trọng hơn. Ban đầu chúng tôi chọn TACONICâs HT1.5 làm tấm liên kết cho các tấm nhiều lớp, nhưng nhiệt độ 235 độ C về cơ bản là giới hạn của việc ép vì chúng tôi tìm thấy điều tương tự. Tốc độ ép và sưởi ấm khác nhau cho các thông số khác nhau và sự khác biệt tối đa có thể lên đến 8 phút.

Do đó, khi sản xuất chính thức, mỗi lớp được đặt b. Kiểm soát hoạt động tại chỗ (a) Kiểm soát tại chỗ

1. Thông số ép 3.3.2 Vấn đề chính được tìm thấy trong quá trình khoan tấm nhiều lớp cho tấm nhiều lớp Teflon không chỉ là vấn đề bảng điều khiển kép, vấn đề nổi bật nhất là các mảnh vụn được bọc xung quanh các bit. Trong khi các bit được bọc xung quanh lỗ đầu tiên. Do đó, các bit được bọc trong khoảng 1,0mmï½. Vì vậy, sau khi thảo luận, chúng tôi quyết định tạo ra một loại giàn khoan mới để giải quyết vấn đề này.

3.3.3 Mạ đồng chìm Do không có liên kết với công ty gia công phần mềm PLASMA, mô hình đầu tiên của chúng tôi không được gia công phần mềm. Sử dụng các quy trình sau: khoan lớp ngoài - tấm sấy - rửa nước áp suất cao hai lần - đồng chìm (bỏ khoan trong 10 phút) - đồng chìm dày (không có bụi bẩn khoan) - mạ toàn bộ tấm.

Nếu được xử lý bằng PLASMA, quá trình sau đây được sử dụng (độ tin cậy của hai lần chìm đồng đòi hỏi phải kiểm tra lỗ khoan bên ngoài - rửa nước áp suất cao hai lần - tấm sấy - PLASMA - đồng chìm (bụi bẩn không khoan) - dày - đồng chìm - mạ toàn bộ tấm.

3.3.4 Sản xuất mẫu trực tuyến có một tấm mẫu (bộ phân phối vi sóng, tấm 12 lớp), nhưng sau khi mực được bảo dưỡng, nướng trực tiếp ở 150 ° C, trong vòng 7 phút tấm sẽ phồng rộp và 9 tấm đã bị loại bỏ. 8 đô.

Tiếp tục ra phía sau bảng. PCB nhiều lớp bảng mạch, là nhà sản xuất bảng mạch nghĩ rằng chế biến bảng mạch mạnh mẽ, chế biến, chế biến bảng mềm, chế biến bảng mạch Rogers, kiểm tra nhanh bảng mạch, là nền tảng của toàn bộ thiết kế hệ thống PCB.

Nếu thiết kế laminate bị lỗi, hiệu suất EMC sẽ được tối đa hóa.

1. Mỗi lớp cáp phải có một lớp tham chiếu liền kề (lớp điện hoặc lớp hình thành);

2. Các lớp điện chính liền kề và các tầng hình thành nên được giữ ở khoảng cách tối thiểu để cung cấp điện dung ghép nối lớn hơn;

Xếp chồng từ bảng hai lớp đến bảng mười lớp được liệt kê dưới đây: bảng PCB và bảng PCB hai mặt xếp chồng bức xạ EMI. Nguyên nhân chính của hiện tượng này là không chỉ bức xạ điện từ mạnh được tạo ra,

Và làm cho mạch nhạy cảm với nhiễu bên ngoài. Từ quan điểm tương thích điện từ, tín hiệu quan trọng chủ yếu đề cập đến tín hiệu tạo ra bức xạ mạnh, trong khi tín hiệu tạo ra bức xạ mạnh thường là tín hiệu định kỳ, chẳng hạn như đồng hồ hoặc địa chỉ.

Trong thiết kế mô phỏng tần số thấp 10KHz: các dấu vết nguồn điện trên cùng một lớp được định tuyến xuyên tâm và tổng chiều dài của đường dây được giảm thiểu;

Khi đường dây điện và đường dây mặt đất được kết nối, chúng phải ở gần nhau; Đặt dây nối đất bên cạnh dây tín hiệu chìa khóa. Đường nối đất này tạo ra diện tích vòng lặp nhỏ hơn và làm giảm sự can thiệp của bức xạ chế độ vi sai vào thế giới bên ngoài. Sau khi nối đất,

Hình thành vành đai với diện tích nhỏ nhất. Nếu mạch tín hiệu là một bảng hai lớp, nó có thể ở phía bên kia của bảng, ngay bên dưới đường tín hiệu và dọc theo một đường càng rộng càng tốt.

Diện tích vòng lặp được hình thành theo cách này bằng với độ dày của bảng nhân

1.SIGï¼GND（PWR）ï¼PWR（GND）ï1/4 SIG；

2.GNDï¼SIG； Độ dày tấm 1.6mm (62mil). Không chỉ bất lợi cho việc kiểm soát trở kháng, ghép nối giữa các lớp và che chắn; Đặc biệt là hiệu suất EMI của hệ thống cấp nguồn SI không tốt lắm, chủ yếu được điều khiển bằng các chi tiết như dây cáp.

Sự hình thành chính được đặt trên lớp kết nối của lớp tín hiệu dày đặc nhất, có lợi cho việc hấp thụ và ức chế bức xạ; Tăng quy tắc 20H. Cung cấp domain ( Lớp PCB bên ngoài của sơ đồ này là lớp hình thành và hai lớp ở giữa là lớp nguồn.

Nguồn điện trên lớp tín hiệu có dây rộng, có thể làm cho trở kháng đường dẫn của dòng điện thấp hơn và điều khiển EMI. Đây là cấu trúc PCB 4 lớp tốt nhất hiện nay.

Lưu ý chính: Hai lớp giữa của tín hiệu và nguồn điện được trộn lẫn với trở kháng dấu vết 20H. Các giải pháp trên nên được bố trí rất cẩn thận giữa nguồn điện và mặt đất. Ngoài ra, đồng trên nguồn điện hoặc mặt đất nên được kết nối với nhau càng nhiều càng tốt. Đảm bảo kết nối tần số thấp.

Phương pháp xếp chồng được đề xuất cho thiết kế bảng 6 lớp:

 Gồm 1/4 số sig                               Hệ thống xếp chồng này cho phép tính toàn vẹn tín hiệu tốt hơn, với các lớp tín hiệu và hình thành được ghép nối với các lớp công suất và nối, và trở kháng của mỗi lớp dây có thể được kiểm soát tốt hơn,

Và khi các tầng nguồn và các tầng là SIG GND PWR SIG GND hoàn chỉnh, cả hai tầng đều có khả năng và có khả năng cung cấp các tầng tín hiệu tốt hơn cho mỗi tầng tín hiệu; Giải pháp này chỉ phù hợp khi mật độ thiết bị không cao. Sự kết hợp này có và sự kết hợp của lớp trên cùng và lớp dưới cùng tương đối hoàn chỉnh và có thể được sử dụng như một sự kết hợp tốt hơn.

Cần lưu ý rằng các lớp năng lượng nên ở gần các lớp không phải là bề mặt của thành phần chính, vì EMI dưới cùng hoạt động tốt hơn so với giải pháp đầu tiên.

Khoảng cách giữa các tầng điện và tầng hình thành nên được giảm thiểu để có được độ dày tấm 62mil tốt. Mặc dù khoảng cách giữa các lớp đã giảm, nhưng không dễ để kiểm soát khoảng cách giữa nguồn điện chính và các lớp.

So sánh sơ đồ đầu tiên với sơ đồ thứ hai, chi phí của sơ đồ thứ hai là quy tắc 20H

Quy tắc thiết kế

A: Đây không phải là một phương pháp xếp chồng tốt do sự hấp thụ điện từ kém và trở kháng nguồn lớn.

1. Tín hiệu 1 phần tử bề mặt, microband dây lớp

2. Tín hiệu 2 lớp dây microband bên trong, lớp dây tốt hơn (hướng X)

3. Nối đất

4. Tín hiệu 3 Ribbon dòng bởi lớp, lớp định tuyến tốt hơn (Y hướng)

5. Tín hiệu 4 Ribbon dòng bởi lớp

6. Động lực

7. Tín hiệu 5 lớp dây microband bên trong

8. Các lớp dấu vết vi tín hiệu 6 là một biến thể của phương pháp cán lớp thứ ba. Nó có hiệu suất EMI tốt hơn nhờ lớp tham chiếu được thêm vào.