Công nghệ PCB - Đừng để lỗ thủng làm hỏng toàn bộ bảng

Quá lỗ là một trong những thành phần quan trọng của PCB nhiều lớp. Chi phí khoan thường chiếm từ 30 đến 40% chi phí sản xuất PCB. Nói một cách đơn giản, mỗi lỗ trên PCB có thể được gọi là overhole.

Từ quan điểm chức năng, overhole có thể được chia thành hai loại:

Được sử dụng như một kết nối điện giữa các lớp và lớp; để sửa chữa hoặc định vị thiết bị; Về mặt quy trình, các quá trình này thường được chia thành ba loại:

Lỗ mù chôn qua lỗ xuyên qua lỗ mù

Nó nằm trên bề mặt trên và dưới của bảng mạch in và có độ sâu nhất định để kết nối các mạch bề mặt và mạch bên trong bên dưới. Độ sâu của lỗ thường không vượt quá một tỷ lệ nhất định (khẩu độ).

Chôn lỗ

Nó đề cập đến các lỗ kết nối nằm ở lớp bên trong của bảng mạch in và không mở rộng đến bề mặt của bảng. Hai loại lỗ trên nằm trong các lớp bên trong của bảng mạch và được thực hiện thông qua quá trình hình thành lỗ trước khi cán và có thể chồng chéo nhiều lớp bên trong trong quá trình hình thành lỗ.

Thông qua lỗ

Lỗ này xuyên qua toàn bộ bảng mạch và có thể được sử dụng để kết nối nội bộ hoặc để gắn lỗ định vị như một phần tử. Vì lỗ thông qua dễ thực hiện hơn trong quá trình và ít tốn kém hơn, hầu hết các bảng mạch in sử dụng nó thay cho hai loại lỗ thông qua khác. Trừ khi có quy định khác, các lỗ sau đây được coi là quá mức.

Từ quan điểm thiết kế, overhole chủ yếu bao gồm hai phần:

Kích thước của hai phần của khu vực pad xung quanh lỗ khoan xác định kích thước của quá mức. Rõ ràng, trong các thiết kế PCB tốc độ cao, mật độ cao, các nhà thiết kế luôn muốn lỗ càng nhỏ càng tốt, để lại nhiều không gian cáp hơn trên bảng. Ngoài ra, quá nhỏ, điện dung ký sinh của nó càng lớn. Kích thước nhỏ, phù hợp hơn với mạch tốc độ cao. Tuy nhiên, việc giảm kích thước lỗ cũng mang lại sự gia tăng chi phí và kích thước của lỗ quá mức không thể giảm vô thời hạn. Nó bị giới hạn bởi công nghệ xử lý như khoan và mạ điện: khoan càng nhỏ, khoan càng nhiều. Thời gian khoan càng dài, càng dễ lệch khỏi vị trí trung tâm; Và khi độ sâu của lỗ vượt quá 6 lần đường kính lỗ khoan, không có gì đảm bảo rằng các bức tường lỗ có thể được mạ đồng đều. Ví dụ, một bảng mạch PCB 6 lớp thông thường có độ dày khoảng 50 triệu (độ sâu thông qua lỗ), do đó đường kính khoan tối thiểu mà một nhà sản xuất PCB có thể cung cấp chỉ có thể đạt 8 triệu. Với sự phát triển của công nghệ khoan laser, kích thước của lỗ khoan có thể ngày càng nhỏ hơn. Thông thường, các lỗ quá mức có đường kính nhỏ hơn hoặc bằng 6 Mils được gọi là micropores. Quá lỗ thường được sử dụng trong thiết kế HDI (High Density Interconnection Structure). Công nghệ Microvia cho phép đục lỗ trực tiếp trên miếng đệm (trong miếng đệm), giúp cải thiện đáng kể hiệu suất mạch và tiết kiệm không gian cáp.

Ảnh hưởng của quá lỗ trên truyền tín hiệu: điện dung ký sinh và cảm ứng ký sinh

Quá mức hoạt động như một điểm ngắt trên đường truyền với trở kháng không liên tục, điều này sẽ dẫn đến phản xạ tín hiệu. Thông thường, trở kháng tương đương của quá lỗ thấp hơn khoảng 12% so với trở kháng tương đương của đường truyền. Ví dụ, trở kháng của đường truyền 50 ohm sẽ giảm 6 ohm khi đi qua lỗ (cụ thể là liên quan đến kích thước và độ dày của lỗ chứ không phải giảm tuyệt đối). Tuy nhiên, phản xạ gây ra bởi trở kháng không liên tục qua lỗ thực sự rất nhỏ. Hệ số phản xạ chỉ là: (44-50)/(44+50)=0,06. Các vấn đề gây ra bởi quá lỗ tập trung nhiều hơn vào điện dung ký sinh và điện cảm. Ảnh hưởng

Bản thân các lỗ thủng có điện dung hỗn hợp ký sinh. Nếu mặt nạ hàn trên hình thành quá lỗ được biết là có đường kính D2, đường kính của mặt nạ quá lỗ là D1, độ dày của bảng PCB là T và hằng số điện môi của chất nền là Isla µ, thì điện dung ký sinh của quá lỗ được xấp xỉ như sau:

C=1,41 * Đảo * T * D1/(D2-D1)

Ảnh hưởng chính của điện dung ký sinh qua lỗ trên mạch là kéo dài thời gian tăng tín hiệu và giảm tốc độ của mạch. Ví dụ, đối với PCB có độ dày 50Mil, nếu đường kính của miếng đệm quá lỗ là 20Mil (đường kính của lỗ là 10Mil) và mặt nạ hàn là 40Mil, thì chúng ta có thể sử dụng công thức trên để xấp xỉ kích thước của miếng đệm. Điện dung ký sinh là khoảng:

C=1.41*4.4*0.050*0.020/（0.040-0.020）=0.31pF

Số lượng thay đổi trong thời gian tăng do phần điện dung này gây ra là xấp xỉ:

T10-90=2.2C（Z0/2）=2.2*0.31*（50/2）=17.05ps

Như bạn có thể thấy từ các giá trị này, mặc dù tác động của độ trễ tăng do điện dung ký sinh của một lỗ duy nhất không rõ ràng, nhiều lỗ sẽ được sử dụng nếu chúng được chuyển đổi giữa các lớp nhiều lần trong dấu vết. Thiết kế phải được xem xét cẩn thận. Trong thiết kế thực tế, điện dung ký sinh có thể được giảm bằng cách tăng khoảng cách giữa vùng quá lỗ và đồng (miếng đệm phản quang) hoặc bằng cách giảm đường kính của miếng đệm.

Trong lỗ thủng có điện dung ký sinh và điện cảm ký sinh. Trong thiết kế của mạch kỹ thuật số tốc độ cao, điện cảm ký sinh qua lỗ thường gây hại nhiều hơn ảnh hưởng của điện dung ký sinh. Cảm ứng song song ký sinh của nó có thể làm suy yếu sự đóng góp của tụ điện bỏ qua và làm suy yếu hiệu ứng lọc của toàn bộ hệ thống điện. Chúng ta có thể sử dụng công thức thực nghiệm sau đây để tính toán đơn giản điện cảm ký sinh của một lỗ quá mức:

L=5.08*h*[ln（4*h/d）+1]

Trong đó: L có nghĩa là điện cảm qua lỗ h là chiều dài qua lỗ d là đường kính của lỗ trung tâm.

Như bạn có thể thấy từ công thức, đường kính của lỗ quá mức ảnh hưởng ít hơn đến cảm ứng, trong khi chiều dài của lỗ quá mức ảnh hưởng nhiều nhất đến cảm ứng. Vẫn sử dụng ví dụ trên, độ tự cảm của lỗ thủng có thể được tính là:

L=5.08*0.050*[ln（4x0.050/0.010）+1]=1.015nH

Nếu thời gian tăng tín hiệu là 1ns, trở kháng tương đương của nó là:

XL=2ÍL/T=6,37 Đảo

Khi dòng điện tần số cao đi qua, trở kháng này không còn bị bỏ qua. Cần đặc biệt chú ý rằng khi kết nối mặt phẳng nguồn và mặt đất, tụ điện bỏ qua cần phải đi qua hai lỗ, để điện cảm ký sinh trên lỗ tăng theo cấp số nhân.

Cách sử dụng Hole

Thông qua phân tích ở trên về các đặc tính ký sinh quá lỗ, chúng ta có thể thấy rằng trong thiết kế PCB tốc độ cao, dường như quá lỗ đơn giản thường có tác động tiêu cực lớn đến thiết kế mạch. Để giảm tác động bất lợi do hiệu ứng ký sinh quá lỗ, thiết kế có thể được thực hiện càng nhiều càng tốt: xem xét chi phí và chất lượng tín hiệu, chọn kích thước quá lỗ hợp lý. Nếu cần thiết, có thể xem xét sử dụng các kích thước khác nhau của quá mức. Ví dụ, đối với 6-10 lớp bộ nhớ mô-đun PCB thiết kế:

Tốt nhất là sử dụng 10/20Mil (khoan/pad) để vượt qua lỗ. Đối với một số tấm có kích thước nhỏ có mật độ cao, bạn cũng có thể thử sử dụng 8/18Mil. Trong điều kiện kỹ thuật hiện tại, rất khó để sử dụng các lỗ nhỏ hơn. Đối với việc cung cấp điện hoặc nối đất, hãy xem xét sử dụng kích thước lớn hơn để giảm trở kháng. Đối với dấu vết tín hiệu, các lỗ nhỏ hơn có thể được sử dụng. Đương nhiên, khi kích thước lỗ nhỏ hơn, chi phí tương ứng cũng sẽ tăng lên.

Hai công thức thảo luận ở trên có thể kết luận rằng việc sử dụng PCB mỏng hơn có lợi cho việc giảm hai thông số ký sinh của quá lỗ.

Cố gắng không thay đổi số lượng các lớp của dấu vết tín hiệu trên bảng mạch PCB, đó là, cố gắng không sử dụng quá mức không cần thiết.

Các chân cho nguồn điện và mặt đất nên được đục lỗ gần đó và các dây dẫn giữa các lỗ và chân nên ngắn nhất có thể vì chúng làm tăng độ tự cảm. Đồng thời, nguồn điện và dây dẫn mặt đất nên càng dày càng tốt để giảm trở kháng. Xem xét khoan nhiều lỗ song song để giảm điện cảm tương đương.

Đặt một số lỗ thông qua mặt đất gần lỗ thông qua của lớp thay đổi tín hiệu để cung cấp đường dẫn trở lại gần nhất cho tín hiệu. Bạn thậm chí có thể đặt một số lỗ nối đất dự phòng trên PCB.

Đối với bảng mạch PCB tốc độ cao mật độ cao, micropore có thể được xem xét.

Tất nhiên, thiết kế cần phải linh hoạt. Mô hình overhole được thảo luận trước đó là trường hợp có một pad trên mỗi lớp. Đôi khi, chúng ta có thể cắt giảm hoặc thậm chí loại bỏ lớp lót của một số lớp nhất định. Đặc biệt là khi mật độ quá mức rất cao, nó có thể dẫn đến các rãnh gãy tạo thành các vòng tách trong lớp đồng. Để giải quyết vấn đề này, ngoài việc di chuyển vị trí của lỗ qua, chúng ta cũng có thể xem xét đặt lỗ qua lớp đồng. Kích thước đĩa hàn giảm.