Tin tức về PCB - DDR2 DDR3 PCB LAYOUT luật

Một số người điều khiển nói rằng dòng dữ liệu DDR được khóa Commentởi chất QS, nên độ dài phải được giữ bằng nhau. Các đường dây điều khiển và địa chỉ được canh giữ bởi đồng hồ, nên họ cần phải duy trì một mối quan hệ độ dài nhất định với đồng hồ. Bình thường, không có vấn đề về chiều dài bình thường. Nói về cản trở, Nói chung, DDR đòi hỏi 60 ohms và DDR2 đòi hỏi 50 ohms. Không làm thủng dấu vết để tránh sự ngắt quãng trong cản trở. Về mặt nói chéo, miễn là khoảng cách đường được mở rộng, một lớp tín hiệu được lớp, và không có vấn đề gì. Một số người điều khiển cũng nói rằng đã mô phỏng kết quả DDR2: lỗi cắt từ chiều dài đồng hồ không hơn 0.5mm; tối đa là ít hơn 57mm; Độ dài khác nhau giữa dòng đồng hồ và đường địa chỉ tương đối ít hơn L0mm.

Chín công nghệ đã xác nhận rằng liệu nó có dùng phỉnh trong... Bảng PCB hay dùng mảng DIM, DDR và DDRx (including DDR2, DDR4, Comment.) are relatively difficult to read and write with traditional synchronous SDRAM. Có ba khó khăn chính:, giờ. Bởi vì DDR dùng bóp cò kép., và vòng đồng hồ đồng hồ đồng hồ chung, có một sự khác biệt lớn trong tính toán thời gian. Nguyên nhân gây ra cái ngòi nổ kép của DDR là vì đồng hồ được gấp bội bên trong con chip.. Có vẻ như tốc độ địa chỉ dữ liệu giống như đồng hồ cho bên ngoài.. Để đảm bảo khả năng đánh giá được sự khác biệt nhỏ của một nhóm tín hiệu, DDR dùng đồng bộ gói để kích hoạt tín hiệu DQS trên tín hiệu DQ dữ liệu., Do đó sự đồng bộ thời gian cần thiết trên DDR nằm giữa DQ và DQS, không giữa dữ liệu chung và đồng hồ. Thêm nữa., khi thử nghiệm thời gian bay tối đa và tối thiểu Tflight, Tín hiệu chung được tính giữa mép tín hiệu vượt qua cấp thử dương Vsởi và ngưỡng quyết định thấp Vinl và hiệu cao. Để đảm bảo đủ thời gian lắp đặt và thời gian giữ, điều khiển Thời gian bay không tính toán tốc độ của tín hiệu. Bởi vì mực nước DDR thấp., sử dụng chỉ một cấp trung tâm Vries là trình độ thử nghiệm. Khi tính thời gian lắp đặt và thời gian dừng, Phải cân nhắc tốc độ trượt dốc của tốc độ thay đổi tín hiệu, thêm phần phụ trong tính toán thời gian thiết lập và thời gian tạm dừng. Sự bù đắp của tỷ lệ trượt tuyết. Giá trị bồi thường này được nhập vào định dạng đặc biệt DDR hay dữ liệu chip.. Hai, trùng. DRR nhận diện lớp SSTLS. Bộ đệm đặc biệt này yêu cầu một đường mạch bên ngoài cung cấp lực đẩy lên. Giá trị là Comment0-50 oham, và cấp VT là một nửa cấp cao.. Việc giật gân này sẽ cung cấp dòng DC cho việc vận hành bộ đệm, vậy dòng chảy rất lớn. Thêm nữa., để xóa bỏ sự phản xạ, cũng cần phải khớp cản đường truyền và kết hợp sức mạnh chuỗi. Kết quả của việc này là tín hiệu dữ liệu DDR., có một chuỗi kháng cự của 10-22 oham ở mỗi kết thúc., và một cái kéo đang ở gần đầu DDR; cho tín hiệu địa chỉ, một chuỗi kháng cự được kết nối với kết nối truyền tin và kéo gần cái kết DDR.. Ba, độ chính xác. Due to the small level swing of DDR (such as 2.5V cho SSTLS và 1.8V for SSTL1), đòi hỏi ổn định điện tử cao, đặc biệt là VIF và VT. The interior Analog Talking phaslock loop is often used in the chip that provides the DDR đồng hồ. Nhu cầu cung cấp năng lượng tham khảo là rất cao; bởi vì VT cung cấp một dòng điện lớn, Khả năng cản trở nguồn cung điện là đủ thấp, và hạt đầu dẫn đầu đủ nhỏ, thêm nữa, DDR đồng bộ hoạt động với nhiều tín hiệu, tốc độ cao, nghiêm trọng nhiễu đồng bộ, khả năng phân phối điện hợp lý và nguồn cung cấp năng lượng tốt..

1. Phân loại có chiều dài giống với X, and the difference between the longest and shortest is no more than 25mils

2. Độ dài của DQS là Y, so với CLAY., Y should be in the range of [X-1500,X 1500mils]

3. Độ dài của DM và DATA là Z, So sánh với DQS của mỗi nhóm, Z should be in the interval of [Y-25,Y 25mils]

4. Chiều dài của A/C signal (control & command signal) is K, So với CLAY., K should be in the range of [X-1500,X 2000mils]

5. Impedance control: DQ DQS DM CONTROL COMMAND CLK impedance is 55ohm -15%

1. Wiring grouping
The memory in the ARM system is generally 32-bit or 16-bit, và thường được bao gồm một hoặc hai bộ nhớ. Các dòng dữ liệu có thể được chia thành một nhóm, hai nhóm hay bốn nhóm.
Nhóm được phân loại: ngày A0-31, GenericName-3, DQM0-3 as a group;
Division of the two groups: DATA0-15, DQS0-1, DQM0-1 như một nhóm, Name, LQS2-3, DQM2-3 as a group;
The four groups are divided into one group: DATA0-7, DQS0, DQSố là một nhóm, Name, GenericName, DQM16 là một nhóm., Name, DQS2, DQM2 là một nhóm, và ngày-32, DQS3, DQM3 là một nhóm.
Nó được chia thành nhiều nhóm, có thể xác định dựa trên số lượng các con chip và mật độ dây dẫn. Khi chạy dây, Các đường tín hiệu của cùng một nhóm phải ở cùng một lớp.
Còn lại là tín hiệu đồng hồ, địa chỉ tín và các tín hiệu khác. Những đường tín hiệu này là một nhóm. This group of signal lines should be routed on the same layer as much as possible
2. Isometric matching
a. Name, DQS0-3, DQM0-3 của DDR tất cả đều khớp với chiều ngang nhau., cho dù họ có được chia làm một nhóm, hai nhóm hay bốn nhóm. Lỗi được kiểm soát ở 25Milo. Có thể dài hơn dòng địa chỉ, nhưng không ngắn hơn.
b. Tín hiệu đồng hồ, Tín hiệu địa chỉ và tín hiệu điều khiển khác đều khớp với chiều ngang nhau., và lỗi được điều khiển bằng 50milil.. Thêm nữa., nếu nó là đồng hồ DDR, Nó phải được chuyển đi theo yêu cầu của đường kẻ khác.. Độ dài của hai đồng hồ phải được điều khiển trong 2.5 triệu lỗi, và độ dài tách ra phải được thu nhỏ. Đồng hồ có thể dùng hàng chục dặm dài hơn địa chỉ và các đường tín hiệu khác.
3. Spacing
The control of the spacing should consider the impedance requirement and the density of the trace. Nguyên tắc khoảng cách thông thường là 1W hay 3W. Nếu có đủ chỗ để chạy dây., Các đường dẫn dữ liệu có thể được định tuyến theo khoảng cách 3W, có thể làm giảm liên lạc. Nếu nó không hoạt động, Cần phải đảm bảo khoảng cách ít nhất 1W. Thêm nữa., Khoảng cách giữa dòng dữ liệu và các đường tín hiệu khác phải là ít nhất 3W, và tốt hơn nếu nó có thể lớn hơn. Khoảng cách giữa đồng hồ và các đường dây khác phải được giữ ít nhất 3W và càng lớn càng tốt.. Nguyên tắc 1W và 3W cũng có thể được áp dụng cho khoảng cách hóa cuộn, và trước tiên phải dùng nguyên tắc 3W.

Trên đây là lệnh DDR2 DDR3 PCB LAYOUT, Phương pháp hỗ trợ Sản xuất PCB and Sản xuất PCB công nghệ