Chính xác sản xuất PCB, PCB tần số cao, PCB cao tốc, PCB chuẩn, PCB đa lớp và PCB.
Nhà máy dịch vụ tùy chỉnh PCB & PCBA đáng tin cậy nhất.
Tóm tắt các câu hỏi thường gặp về bảng mạch
1. Lớp đệm chồng chéo
1. chồng chéo của pad (ngoại trừ bề mặt gắn pad) là chồng chéo của các lỗ ngón tay. Quá trình khoan trong bảng mạch có thể làm hỏng lỗ bằng cách phá vỡ bit bằng cách khoan nhiều lỗ ở một nơi.
2. Hai lỗ chồng chéo trên bảng đa lớp PCB. Ví dụ, một lỗ là đĩa cách ly và một lỗ khác là miếng đệm kết nối (thảm hoa) để bộ phim xuất hiện dưới dạng đĩa cách ly sau khi bộ phim được vẽ, tạo ra chất thải.
Thứ hai, lạm dụng các lớp đồ họa
1. Thực hiện một số kết nối vô ích trên lớp đồ họa của một số bảng mạch. Ban đầu, bảng mạch được thiết kế với hơn năm lớp trên bảng bốn lớp, điều này gây ra sự hiểu lầm.
2. Tiết kiệm rắc rối khi thiết kế. Lấy phần mềm Protel làm ví dụ, sử dụng các lớp Board để vẽ các đường trên mỗi lớp và sử dụng các lớp Board để đánh dấu các đường. Bằng cách này, khi thực hiện dữ liệu vẽ ánh sáng, nó được bỏ qua vì lớp Board không được chọn. Tính toàn vẹn và rõ ràng của lớp đồ họa được duy trì trong quá trình thiết kế do các đường đánh dấu của lớp Board được chọn, gây ra sự gián đoạn kết nối hoặc có thể ngắn mạch.
3. Vi phạm thiết kế thông thường, chẳng hạn như thiết kế bề mặt thành phần ở tầng trệt và thiết kế bề mặt hàn ở tầng trên cùng, gây bất tiện.
Thứ ba, vị trí ngẫu nhiên của các nhân vật
1. SMD pad cho nắp nhân vật pad gây bất tiện cho việc kiểm tra tính liên tục của tấm in và hàn các yếu tố.
2. Thiết kế nhân vật quá nhỏ, gây khó khăn cho việc in màn hình, quá lớn dẫn đến các ký tự chồng chéo lên nhau, khó phân biệt.
Thứ tư, thiết lập khẩu độ đĩa hàn một mặt của bảng mạch
1. Đĩa hàn một mặt của bảng mạch thường không được khoan. Nếu lỗ khoan cần được đánh dấu, khẩu độ phải được thiết kế bằng không. Nếu các giá trị số được thiết kế, thì có một vấn đề với tọa độ của lỗ sẽ xuất hiện ở vị trí này khi dữ liệu khoan được tạo ra.
2. Đĩa hàn một mặt nên được đánh dấu đặc biệt nếu nó được khoan.
V. Vẽ đệm bằng cách sử dụng khối điền
Khi thiết kế mạch, một tấm bản vẽ với khối điền có thể vượt qua kiểm tra DRC, nhưng không thuận lợi cho việc xử lý. Do đó, các miếng đệm tương tự không thể tạo ra dữ liệu mặt nạ hàn trực tiếp. Khi một thông lượng kháng được áp dụng, khu vực khối điền sẽ được bao phủ bởi một thông lượng kháng, gây khó khăn cho việc hàn thiết bị.
Thứ sáu, hệ thống điện cũng là một thảm hoa và một kết nối
Bởi vì nguồn điện được thiết kế như một thảm hoa, sự hình thành trái ngược với hình ảnh trên bảng in thực tế, và tất cả các kết nối là các dây cách ly. Các nhà thiết kế nên rất rõ ràng về điều này. Nhân tiện, hãy cẩn thận khi vẽ các đường cách ly cho một số bộ nguồn hoặc nối đất, không để lại khoảng trống, không ngắn mạch hai bộ nguồn và không chặn khu vực kết nối (tách một bộ nguồn).
7. Trình độ xử lý không rõ ràng
1. Single Panel được thiết kế ở tầng trên cùng. Nếu mặt trước và mặt sau không được chỉ định, các tấm được sản xuất có thể không dễ dàng hàn với các thành phần được lắp đặt.
2. Ví dụ, bảng mạch bốn lớp được thiết kế với bốn lớp TOP mid1 và mid2 bottom, nhưng không được đặt theo thứ tự này trong quá trình xử lý, điều này cần được giải thích.
8. Quá nhiều khối điền trong thiết kế hoặc các khối điền được lấp đầy với các đường rất mỏng
Dữ liệu Gerber bị mất, dữ liệu Gerber không đầy đủ.
2. Kể từ khi điền vào các khối trong quá trình xử lý dữ liệu sơn được vẽ từng dòng một, khối lượng dữ liệu sơn kết quả là khá lớn, làm tăng độ khó xử lý dữ liệu.
IX. Thiết kế đồ họa bảng mạch không đồng đều
Khi mạ mẫu được thực hiện, lớp mạ không đồng đều, ảnh hưởng đến chất lượng.
10. Khoảng cách lưới lớn quá nhỏ
Cạnh giữa cùng một đường tạo thành một đường lưới diện tích lớn là quá nhỏ (dưới 0,3mm). Trong quá trình sản xuất bảng mạch in, sau khi quá trình chuyển hình ảnh hoàn thành, rất dễ dàng để tạo ra một số lượng lớn các bộ phim bị hỏng gắn vào bảng, dẫn đến đứt dây.
11. Khu vực lớn lá đồng quá gần với khung bên ngoài
Khoảng cách giữa lá đồng diện tích lớn và khung bên ngoài nên ít nhất là 0,2mm hoặc lớn hơn, vì khi phay hình dạng của lá đồng, nó có thể dễ dàng gây ra sự cong vênh của lá đồng và làm cho điện trở rơi ra.
12. Thiết kế khung bên ngoài không rõ ràng
Một số khách hàng đã thiết kế các đường viền cho Keep layer, Board layer, Top over layer, v.v., nhưng những đường viền này không chồng chéo, khiến các nhà sản xuất PCB khó xác định đường viền nào sẽ được ưu tiên.
13. Đệm cho thiết bị gắn trên bề mặt quá ngắn
Nó được sử dụng để kiểm tra tính liên tục. Đối với các thiết bị gắn trên bề mặt có mật độ quá lớn, khoảng cách giữa hai chân là nhỏ và các tấm hàn mỏng. Để lắp đặt các chân thử nghiệm, chúng phải được so le lên và xuống (trái và phải), chẳng hạn như một miếng đệm. Thiết kế quá ngắn, mặc dù không ảnh hưởng đến việc lắp đặt thiết bị, nhưng sẽ làm cho các chân thử nghiệm xen kẽ.
14. Lỗ hình thành quá ngắn
Chiều dài/chiều rộng của lỗ đặc biệt nên là ¥ 2: 1 và chiều rộng nên>1.0mm. Nếu không, giàn khoan có thể dễ dàng phá vỡ khoan khi xử lý lỗ đặc biệt, gây khó khăn cho việc xử lý và tăng chi phí.
