Chính xác sản xuất PCB, PCB tần số cao, PCB cao tốc, PCB chuẩn, PCB đa lớp và PCB.
Nhà máy dịch vụ tùy chỉnh PCB & PCBA đáng tin cậy nhất.
Chất nền IC

Chất nền IC - Quá trình đóng gói và thử nghiệm chip IC

Chất nền IC

Chất nền IC - Quá trình đóng gói và thử nghiệm chip IC

Quá trình đóng gói và thử nghiệm chip IC

2021-08-17
View:2168
Author:T.Kim

Gói chip IC đề cập đến chip (Die) và các loại khung khác nhau (L / F) và vật liệu niêm phong nhựa (EMC) được hình thành bởi các hình dạng khác nhau của cơ thể gói.

Có nhiều loại gói IC, có thể được phân loại như sau:

Theo vật liệu đóng gói, nó có thể được chia thành:

Bao bì kim loại, bao bì gốm, bao bì nhựa

PTH-Pin thông qua lỗ

PTH-Pin thông qua lỗ

Bao bì kim loại chủ yếu được sử dụng trong công nghệ quân sự hoặc hàng không vũ trụ, không có sản phẩm thương mại;

Bao bì gốm tốt hơn bao bì kim loại, cũng được sử dụng trong các sản phẩm quân sự, một lượng nhỏ thị trường thương mại;

Bao bì nhựa cho điện tử tiêu dùng, chi phí thấp, quy trình đơn giản, độ tin cậy cao và chiếm phần lớn thị phần;



Theo chế độ kết nối với bảng PCB, nó có thể được chia thành:

Bao bì PTH và bao bì SMT

PTH-Pin thông qua lỗ

1629170904(1).png

PTH kim thông qua lỗ

PTH-Pin thông qua lỗ

Công nghệ gắn trên bề mặt SMT. Hiện tại, hầu hết IC trên thị trường được áp dụng cho loại SMT.


Theo sự xuất hiện của gói, nó có thể được chia thành:


SOT, SOIC, TSSOP, QFN, QFP, BGA, CSP, v.v.


Hai yếu tố chính xác định hình thức đóng gói:


Hiệu quả đóng gói. Khu vực chip / khu vực gói, càng gần càng tốt với 1: 1;


Số pin. Càng nhiều chân, càng tiên tiến hơn, nhưng khó khăn của quá trình cũng tăng phù hợp;


Trong số đó, CSP, do sử dụng công nghệ Flip Chip và gói Chip trần, diện tích Chip / diện tích gói = 1: 1, đây là công nghệ tiên tiến nhất hiện nay.


QFN - Gói không chì tứ phẳng QFN - Gói không chì tứ phẳng

SOIC - Gói IC phác thảo nhỏ

TSSOP - Gói phác thảo thu nhỏ mỏng

QFP - Gói bốn phẳng

BGA - Gói mảng lưới bóng

CSP - Gói quy mô chip Gói quy mô chip


Cấu trúc gói IC


Lắp ráp nguyên liệu trong wafer

Khung dẫn


Khung chì

Cung cấp kết nối mạch và cố định Die;

Vật liệu chính là đồng, sẽ được phủ bạc và NiPdAu.

Quá trình L / F bao gồm Etch và Stamp;

Dễ dàng oxy hóa, lưu trữ trong tủ nitơ, độ ẩm dưới 40% RH;

Các gói khác ngoài BGA và CSP sẽ sử dụng khung chì, trong khi BGA sẽ sử dụng chất nền;


Dây vàng


Để nhận ra kết nối điện và vật lý giữa chip và khung chì bên ngoài;

Sợi vàng là 99,99% vàng tinh khiết cao;

Đồng thời, do cân nhắc chi phí, các quy trình dây đồng và dây nhôm hiện đang được sử dụng. Lợi thế là chi phí giảm, và khó khăn quá trình tăng, năng suất giảm;

Đường kính dây xác định dòng điện dẫn; 0.8mil, 1.0mil, 1.3mils, 1.5mils và 2.0mils;

Các thành phần chính của hợp chất khuôn / nhựa epoxy là: nhựa epoxy và các chất phụ gia khác nhau (chất làm cứng, chất sửa đổi, chất tước khuôn, chất nhuộm, chất chống cháy, v.v.);

Các chức năng chính như sau: Die và khung chì được bọc trong trạng thái nóng chảy để cung cấp bảo vệ vật lý và điện và ngăn chặn sự can thiệp bên ngoài;

Điều kiện bảo quản: âm 5 °, 24 giờ ở nhiệt độ bình thường;


Epoxy

Bột kim loại đầy nhựa epoxy (Ag); Nó có ba chức năng: sửa chữa Die trên Die Pad; Sự tiêu tan nhiệt, hiệu ứng dẫn điện;

-50 ° dưới lưu trữ, trước khi sử dụng nhiệt độ trở lại 24 giờ;

FOL - Mặt trước của dòngMặt trận Fol

FOL - Mặt trước của dòng

FOL-Back mài

FOL-Back mài

Wafer từ nhà máy Wafer được xay ở phía sau để giảm độ dày Wafer cần thiết cho bao bì (8mils ~ 10mils).

Khi mài, cần phải đặt băng trên khu vực hoạt động để bảo vệ mạch và mài lưng cùng một lúc. Sau khi mài, loại bỏ băng và đo độ dày;


Thông tư Saw

FOL â € ¢ Wafer cưa

Chiếc wafer được dán trên một bộ phim màu xanh (Mylar) để nó không bị tan vỡ ngay cả sau khi được cắt mở;

Cắt toàn bộ Wafer thành Dice độc lập thông qua Saw Blade để tạo điều kiện cho Die Attach và các quy trình khác phía sau.

Chủ yếu làm sạch bụi được sản xuất bởi Saw, làm sạch Wafer;


FOLâ ¢ Die đính kèm

Phụ kiện Folâdie

FOLâ ¢ Die đính kèm

FOLâ ¢ Die đính kèm

FOL - Kiểm tra quang học thứ hai

Mục đích chính là kiểm tra sự xuất hiện của Wafer dưới kính hiển vi sau khi Wafer Saw để xem liệu có bất kỳ chất thải nào không.


FOLâ ¢ Die đính kèm

FOLâ ¢ Die đính kèm

Quá trình chọn chip:

1. Ejector Pin jacking lên chip từ Mylar dưới wafer, làm cho nó dễ dàng để phá vỡ khỏi phim xanh;

2. Chip được nhặt từ trên để hoàn thành quá trình vận chuyển từ Wafer đến L / F;

3. Thu thập trái phiếu chip trên L / F Pad với dán bạc với một lực nhất định, và vị trí cụ thể có thể kiểm soát được;

4, Độ phân giải đầu trái phiếu: x-0.2um; Y - 0,5 um; Z - 1,25 um;

5. Tốc độ đầu hàn: 1,3m/s;


FOL - Epoxy chữa trị

FOL - Epoxy chữa trị

Liên kết dây dẫn

175 ° C, 1 giờ; N2 môi trường, để ngăn ngừa oxy hóa:

Kiểm tra chất lượng Die Attach:

Die cắt


Liên kết dây dẫn

FOLâ ¢ Dây liên kết

FOLâ ¢ Dây liên kết

Dây vàng (Au), đồng (Cu) hoặc nhôm (Al) có độ tinh khiết cao được sử dụng để kết nối các tấm và dây dẫn bằng hàn. Một pad là một điểm kết nối bên ngoài của mạch trên chip, và dây dẫn là một điểm kết nối trên khung dẫn.

W/B là quá trình quan trọng nhất trong quá trình đóng gói.


FOL - Kiểm tra quang học lần thứ ba

FOL - Kiểm tra quang học lần thứ ba


EOL - Kết thúc dòng

EOL - Kết thúc dòng


Đúc khuôn

Đúc khuôn


EOL â € ¢ Laser Mark

EOL â € ¢ Laser Mark


Đánh dấu bằng laser

EOL â € ¢ Laser Mark

EOL â € ¢ Laser Mark

Chữ cái laser ở phía trước hoặc phía sau của gói. Nội dung bao gồm: tên sản phẩm, ngày sản xuất, lô sản xuất, v.v.



EOL - Post Khuôn chữa trị

EOL - Post Khuôn chữa trị

Được sử dụng để cứng nhựa sau khi đúc để bảo vệ cấu trúc bên trong IC và loại bỏ căng thẳng bên trong. Nhiệt độ chữa trị: 175 + / - 5 ° C; Thời gian chữa trị: 8 giờ


EOL • De-flash

EOL • De-flash

Mục đích: mục đích của deburring là để loại bỏ các hình thành dư thừa giữa các dây dẫn xung quanh thân ống sau khi hình thành; Phương pháp: Ngâm với axit yếu, rửa sạch bằng nước áp suất cao.


Điện Eolia

EOL - Mạ

Sử dụng các phương pháp kim loại và hóa học, một lớp phủ được áp dụng trên bề mặt của khung chì để ngăn chặn các tác động của môi trường bên ngoài (độ ẩm và nhiệt). Và làm cho các thành phần trên bảng PCB dễ hàn và cải thiện khả năng dẫn điện.

Nói chung có hai loại mạ điện:

Miễn Pb: mạ điện không chì, sử dụng là > 99,95% thiếc tinh khiết cao (Tin), cho công nghệ được sử dụng rộng rãi hiện tại, phù hợp với các yêu cầu RoHS;

Nó là một hợp kim thiếc-chì. Thiếc 85%, chì 15%. Do không tuân thủ RoHS, hiện tại cơ bản đã bị loại.


EOL - Post nướng nướng

EOL – Nướng sau khi ủ

EOL - Post nướng nướng

Mục đích: cho phép các sản phẩm sau khi mạ không chì được nướng ở nhiệt độ cao trong một thời gian để loại bỏ các vấn đề phát triển râu tiềm ẩn trong mạ điện; Điều kiện: 150+/- 5-c; 2 giờ;


EOL - Kiểm tra thị giác cuối cùng

Quá trình cắt khung dẫn của lát thành một đơn vị duy nhất (IC); Hình thức: Sản phẩm IC được đúc sau khi hoàn thiện, đạt được hình dạng yêu cầu của quá trình, đặt vào ống hoặc pallet;


EOL - Kiểm tra thị giác cuối cùng

EOL - Kiểm tra thị giác cuối cùng

Kiểm tra sự xuất hiện của sản phẩm dưới kính phóng to công suất thấp.

5. Tập trung vào phế liệu tiềm năng trong quá trình EOL, chẳng hạn như khuyết tật hình thành, khuyết tật mạ, khuyết tật hoàn thiện/đúc, v.v.