Chất nền IC - Giới thiệu nhà sản xuất PCB Board là gì HDI IC đóng gói Substrate

Chất nền gói HDI IC

lga PCB (chất nền gói lga IC)

Tên sản phẩm: Chất nền gói HDI IC

Tấm: Mitsubishi Gas Halogen miễn phí BT HL832NX-A-HS

Min chiều rộng dòng/khoảng cách dòng: 30/30um

Công nghệ bề mặt: Niken palladium (ENEPIG)

Độ dày tấm: 0,3mm

Số tầng: 4 tầng

Khẩu độ: lỗ laser 0,075mm, lỗ cơ khí 0,1mm

Cách sử dụng: BGA IC đóng gói chất nền

Đặc điểm của Mitsubishi Gas BT Material

Đặc điểm của Mitsubishi Gas BT Material

WLP, WLCSP Kích thước nhỏ và trọng lượng nhẹ

Nhưng đây là vấn đề. Mặc dù WLP và WLCSP có kích thước nhỏ, các yêu cầu về khoảng cách bóng cho các gói WLP và WL CSP có xu hướng nghiêm ngặt khi số lượng chân IC truyền thống tăng lên, nhưng hiệu suất điện cần thiết cho thiết kế mạch về cơ bản không khác với hỗ trợ điện cần thiết cho IC thông thường, nhưng kích thước của WLP và WRCSP đã được giảm xuống kích thước lõi. Ngoài ra, các tiếp xúc và mạch có thể được kết nối với PCB thông qua WLP và WLCSP là rất nhỏ. Trong thiết kế PCB, các giải pháp không dễ dàng như các giải pháp ứng dụng IC thông thường.

Đối với việc sử dụng gói cấp wafer, mục đích là giảm chi phí và kích thước tổng thể của giải pháp, nhưng khi gói cấp wafer được giới thiệu, chi phí của PCB nhất thiết phải là do việc sử dụng gói cấp wafer và phải có dây tương ứng. Khi quá trình dập được cải thiện, các đặc tính PCB có thể phù hợp chính xác với các thành phần WLP và WLCSP mà không gặp vấn đề về kết nối. Đặc biệt là sau khi sử dụng WLP và WLCSP trong sơ đồ thiết kế, PCB sẽ trở nên phức tạp hơn và vai trò của nó sẽ trở nên quan trọng hơn. Lập kế hoạch cẩn thận là cần thiết trong quá trình thiết kế để tránh chất lượng PCB dẫn đến sự ổn định của sản phẩm cuối cùng.

Khi chúng tôi thiết kế tàu sân bay, về cơ bản trong các sản phẩm thiết kế hiện có, diện tích tàu sân bay có sẵn ngày càng nhỏ hơn và các kỹ sư phải đối mặt với các yêu cầu thiết kế ngày càng thu hẹp, chẳng hạn như thiết bị điện tử đeo được, không gian tàu sân bay có sẵn là vô giá đối với các mạch điện tử như đồng hồ và điện thoại di động. Để giảm diện tích PCB được sử dụng trong thiết kế thiết bị đầu cuối, việc giới thiệu các gói IC nhỏ hơn như WLP và WLCSP là xu hướng thiết kế không thể tránh khỏi.

Việc đóng gói các thành phần trong giai đoạn wafer giúp tiết kiệm đáng kể dấu chân của tàu sân bay

Vì cả gói WLP và WLCSP đều được xây dựng trực tiếp trên quy trình đóng gói chất nền "silicon", IC về cơ bản không cần sử dụng dây liên kết, và đối với các thành phần tần số cao, hiệu suất điện tần số cao tốt hơn có thể đạt được trực tiếp và lợi ích của việc rút ngắn thời gian chu kỳ. Và kể từ khi đóng gói có thể được hoàn thành trong nhà máy wafer, trong khi chi phí đóng gói có thể được tiết kiệm, nhưng đối với các kỹ sư, đề xuất thiết kế cũng phải xem xét hướng giảm chi phí. Để phù hợp với các thành phần WLP và WLCSP, chi phí PCB cũng phải được giới hạn ở một mức độ nào đó. Chú ý cân nhắc thiết kế, hoặc áp dụng bố cục mạch tương ứng.

Nói chung, để nhập khẩu các phần tử WLP và WLCSP, trước tiên các kỹ sư phải có được kích thước gói (tức là kích thước gói) cho WLP và WL CSP trước khi thực hiện lập kế hoạch bố trí mạch PCB, đồng thời xác nhận lỗi kích thước/tiếp xúc và tiếp xúc của các phần tử WLP và WRCSP. Thông tin quan trọng về các phần tử, chẳng hạn như khoảng cách, bố trí mạch khởi động, vị trí phần tử quá trình, có thể được thiết kế và lập kế hoạch bằng cách sử dụng các thông số phần tử thu được và do kích thước và tiếp xúc của WLP và WPCSP trở nên nhỏ hơn, cần phải xem xét hàn các chân IC hiện hành. Thiết kế Cushion

PCB cần phải được tinh chỉnh cho các hình thức SMD và NSMD

Nó có thể phù hợp với loại mặt nạ WLP và WLCSP và có thể sử dụng Định nghĩa mặt nạ hàn (SMD) và Định nghĩa mặt nạ không hàn (NSMD). Mặt nạ hàn Loại xác định SMD pad được thiết kế để sử dụng mặt nạ hàn để xác định quả bóng và khu vực của pad để hàn. Đề án thiết kế này có thể làm giảm khả năng các tấm được kéo lên trong quá trình hàn hoặc tháo dỡ. Nhưng nhược điểm của hình thức SMD là SMD làm giảm diện tích bề mặt của bề mặt đồng kết nối với quả bóng, đồng thời giảm không gian giữa các miếng liền kề, điều này sẽ hạn chế chiều rộng của dấu vết giữa các miếng và cũng có thể dẫn đến dẫn PCB. Các lỗ sử dụng tính đàn hồi. Trong hầu hết các kế hoạch thiết kế, phổ biến hơn vẫn là kế hoạch thiết kế SMD, vì các miếng đệm của SMD có thể có các đặc tính kết nối hàn tốt hơn và các miếng đệm và miếng đệm có thể được tích hợp với nhau trong quá trình sản xuất.

Đối với mặt nạ không hàn được xác định bằng mặt nạ hàn (NSDD), phương pháp thiết kế là sử dụng đồng để thực hiện hàn lồi để xác định khu vực của mặt nạ hàn. Sơ đồ thiết kế này có thể cung cấp diện tích bề mặt lớn hơn để kết nối PCB và bóng hàn. Trong khi đó, NSDD cũng cung cấp khoảng cách cách điện lớn hơn giữa pad và pad so với hình thức thiết kế SMD, cho phép khoảng cách dây rộng hơn giữa các pad và linh hoạt hơn trong việc sử dụng PCB thông qua lỗ. Tuy nhiên, nếu NSDD đang được hàn, việc tháo dỡ và các hoạt động khác có thể dễ dàng dẫn đến việc kéo tấm lên.

Khoảng cách cần được xem xét đặc biệt

Việc xem xét kích thước khoảng cách cũng rất quan trọng, đặc biệt là khi PCB ở dạng SMD hoặc NSMD, kích thước khoảng cách dành riêng cho các giải pháp khác nhau cũng sẽ hơi khác nhau, kích thước khoảng cách đề cập đến khoảng cách giữa các quả bóng hàn, tức là khoảng cách giữa các trung tâm của quả bóng hàn. Kích thước khoảng cách càng lớn, khoảng cách giữa các miếng đệm và miếng đệm có thể được sử dụng để định tuyến càng lớn.

Đối với sơ đồ thiết kế 0,5mm, nhiều không gian cáp hơn được cung cấp do khoảng cách lớn hơn hoặc thiết kế có thể sử dụng đường dây rộng hơn và nhiều vật liệu đồng hơn, có nghĩa là dòng điện truyền cao hơn có thể được điều khiển trong dấu vết và khoảng cách cách cách điện cũng có thể dễ dàng hoàn thành thiết kế. Đối với khoảng cách cách điện, thông thường cần kiểm tra các thông số kỹ thuật thiết kế cần thiết, khoảng cách cách điện chung là 3~3,5 mils (mil). Thiết kế khó khăn hơn so với thiết kế có chiều rộng khoảng cách 0,4mm vì không gian cáp có sẵn linh hoạt hơn trong khi khoảng cách cách điện có sẵn cũng giảm do co lại khoảng cách. Điều này cho thấy sự thay đổi của đồng có thể được sử dụng trong mạch. Nếu nó nhỏ hơn, dòng điện truyền động sẽ giảm tương ứng.

Khi nói đến cáp PCB, khoảng cách giữa các quả bóng hàn có sẵn là rất nhỏ do các đặc tính của các yếu tố WLP và WLCSP. Về cơ bản, không thể sử dụng thiết bị mở lỗ cơ học để tạo lỗ PCB. Do kích thước lỗ của lỗ cơ học quá lớn, quá trình mở lỗ cũng có thể làm cho các đường mỏng phía trên của PCB bị hỏng do lỗi trong quá trình mở. Tuy nhiên, trong PCB sử dụng các thành phần WLP và WLCSP, một lỗ laser chi phí cao hơn sẽ được sử dụng để khoan qua lỗ do mạch chặt chẽ hơn nhiều.

Nói chung, chỉ có các sản phẩm đầu cuối có đơn giá trung bình và cao sẽ sử dụng các giải pháp sản xuất PCB đục lỗ bằng laser chi phí cao, và việc đục lỗ bằng laser cũng sẽ được sản xuất với các tấm nhiều lớp và chi phí sẽ vượt quá bốn lớp. Bảng này cao hơn nhiều. Đối với một số ứng dụng chi phí thấp, việc sử dụng các tấm nhiều lớp và thiết kế mở laser về cơ bản không tiết kiệm chi phí. Một giải pháp thiết kế tương đối ít phổ biến khác là sử dụng mảng lồi so le của các thành phần WLP, có thể được sử dụng để so le các quả bóng hàn trên chip WLP, cho phép các nhà phát triển sản phẩm tranh thủ nhiều không gian hơn. Tiến hành bố trí mạch PCB. Nhưng trên thực tế, chi phí của một WLP với một mảng lồi so le là khá cao. Đồng thời, giải pháp này phải được xem xét đồng thời khi phát triển các thành phần WLP và WLCSP. Sản xuất linh kiện có độ khó cao, sẽ tăng thêm chi phí linh kiện.

Kết thúc

Việc đóng gói kích thước chip cấp wafer cho các thành phần WLP và WLCSP có lợi ích cải tiến tuyệt vời để giảm kích thước của sản phẩm cuối cùng, nhưng đổi lại, kế hoạch thiết kế PCB cũng phải được nâng cấp đồng thời và trong quá trình phát triển, sử dụng quy trình sản xuất chính xác của bảng đa lớp mật độ cao và mở laser, không gian vận chuyển và chi phí thành phần được tiết kiệm bởi các thành phần IC sẽ được chuyển một phần sang thiết kế PCB và sản xuất hàng loạt sau đó. Thay vào đó, các thành phần nhỏ hơn sẽ được sử dụng trong dây chuyền sản xuất của sản phẩm. Xử lý hoặc bảo trì cũng có thể dẫn đến một số vấn đề hoạt động khó thực hiện hơn mà phải được xem xét từng cái một trước khi thiết kế có liên quan.

Các thành phần WLP và WLCSP là các gói kích thước chip cấp wafer. Giao diện IC cuối cùng và kích thước gói gần giống với chip. Gói kích thước chip cấp wafer có nhiều ưu điểm, chẳng hạn như giảm đáng kể kích thước phần tử và do đó giảm số lượng IC truyền thống. Do diện tích và độ dày, trọng lượng của các thành phần nhẹ hơn, các thành phần có thể được làm bằng cách cho ăn tự động và chia khuôn, phù hợp hơn cho sản xuất dây chuyền sản xuất quy mô lớn, có thể làm giảm chi phí sản xuất tổng thể và thậm chí các đặc tính điện của các thành phần WLP và WLCSP sẽ tốt hơn cho hiệu suất của các ứng dụng tần số cao. Nó được sử dụng trong các thiết bị di động yêu cầu trọng lượng nhẹ và giảm kích thước, chẳng hạn như điện thoại di động, máy tính xách tay và các sản phẩm thông minh đeo được. Cả hai đều có thể được sử dụng để giảm đáng kể diện tích của tàu sân bay và trọng lượng của sản phẩm. Nếu các thành phần WLP và WLCSP có thể được tích hợp nhiều hơn cho các công nghệ đóng gói cấp wafer trước khi được giới thiệu, chẳng hạn như sử dụng công nghệ lớp dây nặng, lồi, v.v., để cải thiện thiết kế của các thành phần WLP và WL CSP, thì sự kết hợp của các thành phần WLP, WLCSP và PCB có thể được tích hợp dễ dàng hơn trong thiết kế.