İşte bu, yüksek hızlı PCB'deki offset kaynağının analizi ve çözümü, umarım herkese yardımcı olacaktır.
Yüksek hızlı dijital aygıtlarında sinyal sinyal sinyal eşitlenmesi, dijital IC'den tam değiştirme ölçülerine bağlı. Sinyal değiştirme zamanı etkileyen birçok faktör var ve yanlış değerlendirme aygıtın küçük hata hızını arttıracak. Kızgınlık olmayan aygıtlarda daha yüksek bir hata hızı PCB'nin çalışmasını engellemesini sağlayabilir.
1. Sinyal yükselmesi/düşme zamanı ve sıçrama
Dijital IC'lerin çıkış kapasitesi ve karakteristik impedance vardır. Bu, değiştirme durumları arasında değiştirmekte geciktirir. Sinyalin yükselmesi ve düşüşüm zamanları genelde yaklaşık liner, fakat gerçek yükselmesi ve düşüm zamanları, basit bir RC seri devrelerinde ölçülen değerlere benziyor.
Bu lineer yaklaştırma düşük değiştirme hızları için uygun, değiştirme dönemi yükselmesi/düşürme zamanıyla ilişkin eşit zamanı konstantından çok uzun. Çizgi yaklaşım değiştirme zamanını az tahmin ediyor. Başka bir yaklaşım, durumun düşük sonu ve dış durumun yüksek sonu arasında değiştirme hızını ayarlamak için gerekli zamandır.
Maalesef, bu yaklaşımların ikisi de dijital sinyalinin doğru yükselmesi/düşüşüm zamanını az tahmin edebilir. Bu uygun değiştirme hızını ve sinkronizasyon sinyal ağını seçerken sorunları sebep olabilir.
Sinyal değiştirmesinin etkisi ve üretilen skew iki katıdır. İlk olarak, sürekli IC tarafından yayılan sinyalin geldiğinde bir hata oluşturuyor. Farklı IC biraz farklı çıkış puls şekillerini üretebilir ve çıkış pulları tam dijital puls akışına göre değiştirilebilir. Bu sinyaller arasında farklı referans zamanları oluşturur, tasarımcı yüksek hızlı devreleri sinkronize yaparken sorunları olabilir.
İkinci olarak, değiştirme sırasında eksponentsiz yükselme ve düşme zamanları çıkış voltajının dışında ya da sesin belirlenmediği bölgesinde düşebilir. Eğer PCB'yi etkili RC zamanlı sabitlere benzer bir veri hızla sürüştürmeye çalışırsanız, bit hata hızını artıracak.
Veri hızı ~100 Mb'den yüksek olduğunda, dönüşün PCB'de bir yönlendirme veya içerikli saat kullanarak azaltılması gerekiyor. En yüksek hızlı tasarımlarda, sinyaller, karışık konuşmayı azaltmak için farklı çiftlerle yollanır. Bu, pozitif bacağı ve farklı sinyal ağzında izler çiftinin negatif bacağı arasındaki kesinlikle taklit ödüllendirmesi gerekiyor. Sinyal yıkılması büyük bir sorun olmadan önce, Gbps veri hızları ya da yüksek veri hızları sadece birkaç pikosekondan bozulmasına izin verebilir.
2. Devre tahtasının altyapı ve parazit kapasitesinin etkisi
Vaktumda yüzen sürücü izleri düşünerek basit simülasyon dijital sinyalin değişikliğini kabul edebilir. Daha iyi bir simulasyon, yakın yöneticiler arasında parazitik kapasitenin varlığını düşünecek. Bu parazitik kapasitesi, verilen izlerin toplam kapasitesini arttıran paralel kapasitör olarak görülebilir. Bu etkileyici RC zamanının konstantünü arttıracak ve sıçramayı arttıracak.
Aralarında bağlantı yoğunluğu arttığı zaman parazit kapasitesi sadece daha fazla artırır. Bu devreler izler arasında daha sıkı yer var, bu yüzden daha yüksek parazit kapasitesi olabilir. İzlerin tasarım sürecinde doğru uygulanabileceğini sağlamak için izlerin genişliğini düzeltmeliyiz.
Çok katlı bir PCB'de, PCB substratında epoksi resin ve cam silahı da sıçraya etkileyecek. PCB üretim sınırları yüzünden tüketme örnekleri neredeyse her izle hiçbir zaman ayarlanmıyor. Bunun yerine, hırsızlık ve yol aralarındaki bir a çıdan ayarlanacak ve açı bir faz gecikme oluşturarak sıçramayı etkileyecek. Bıçaklama örneğinin ve izlerin arasındaki taraflı kısımları da sıçağı etkileyecek.
Zaman alanında, bu sinyalin yayınlama gecikmesini verilen bir izlerde etkiler. Bu durumlardaki sıcaklık genellikle ps/in ç birimlerinde ölçülüyor. Uzun izler daha büyük sıçramayı toplayacak ve orta uzunluğu izler için sıçrama birkaç pikosekonda ulaşabilir. Bu, Gbps'de çalışan aygıtlarda sinyal düşürme olasılığını büyük arttırır. Yüksek hızlı laminatlar genellikle bu sinyal düşürme sorunlarına karşılık vermek için kullanılır.
3. Eşleşmiş izler PCB'de.
PCB tasarımında, uyumsuz uzunluğu veya propagasyon gecikmesi yüzünden yüzleşmiş zamanlama çokluları genelde zigzag izleri tarafından kompense edilir. Ağdaki en uzun izlerine eşleşebilir. Kısa izle uzunluğunu arttırmak için eğri eklenmeli.