Технология PCB - контроль за монитором LCD

По мере развития технологий, очень цветные жидкокристаллические мониторы с высоким разрешением постепенно занимают важное место в системе встроенной индикации печатная плата, Высокий контраст,высокая чёткость. В настоящее время, конструкция и разработка контроллера LCD на основе встроенной платформы PCB в основном осуществляются двумя способами: ARM встроенный контроллер LCD и независимое контрольное устройство. Однако, Оба способа реализации имеют недостатки. Использование встроенных контроллеров может увеличить нагрузку на процессор печатная плата и ограничить частоту кадров.Внешние устройства управления PCB не только дорогостоящие, но очень конкретно, Это сложно.адаптация к различным типам экрана LCD.

На основе этого вопроса, был предложен проект управления LCD на основе ARM и FPGA. с одной стороны, Эта конструкция повышает скорость записи в видеопамять и уменьшает нагрузку на процессор, запуская устройство буфера кадров в операционной системе LINUX. с одной стороны, Разработка жидкокристаллических контроллеров с помощью FPGA, короткий период разработки,Низкое энергопотребление, и гибкость, Может использоваться для различных жидкокристаллических дисплеев малого и среднего размера.

Эта система состоит главным образом из микроконтроллера, модуля памяти и периферийного интерфейса. блок - схема системы показана на диаграмме 

1.процесс работы системы: под действием сигналов временного управления, генерируемых цепью во внутреннем режиме FPGA, LCD контроллер считывает данные, необходимые для отображения, и хранит их в буфере SRAM. одновременно, Монитор LCD считывает отображаемые данные из памяти дисплея SRAM, Показывать информацию в режиме реального времени.

2.контроллер LCD основан на FPGA. в программе используется серия EPLC6Q240 (ураган) Cvclone Altera. FPGA имеет интерфейс для высокоскоростной передачи данных I / O, который позволяет обеспечить высокую скорость чтения из памяти дисплея и значительно повысить частоту кадров, показанную в LCD. В то же время FPGA является программируемым логическим устройством, способным выполнять сложные логические операции и обеспечивать сложные временные рамки управления. LCD дисплей LQ035Q3DG00типа TFT LCD жидкий кристаллический дисплей с разрешением 320 раз; 240, сигнал изображения в формате RGB.

Потому что SRAM имеет более высокую скорость чтения и записи, Показать кэш этого файла проектирование PCB Программа использует IS61LV51216AL SRAM емкостью 512 КБ со скоростью чтения и записи около 10 ns. Показать размер кадра изображения 125 КБ (320x240x2 / l024), скорость чтения и записи в память на дисплее FPGA составляет около 200 нс, Таким образом, выполнение системных требований.

Главный блок управления, разработанный контроллером, использует ATMEL AT9lRM9200 (9200) в качестве MCU.процессор PCB основан на ядре ARM920T с рабочей частотой 180 МГц.Производительность до 200 МИ / с, операционная система Linux с открытым исходным кодом. Однако, ARM9, как терминал управления системой, Необходимо выполнить несколько задач по сбору информации, обработка,Связь с внешним миром. Показывать данные из памяти, Это создаст нагрузку на процессор и уменьшит кэш отображения. скорость чтения данных влияет на отображение LCD в реальном времени. Therefore, в данной статье предлагается метод применения буфера кадров в операционной системе LINUX, это значительно повышает скорость чтения данных из памяти дисплея, Это повышает производительность всей системы отображения в реальном времени. схема интерфейса AT91RM9200.

Система спроектирована по двум основным компонентам: проектирование контроллера LCD на основе FPGA и разработка драйвера кадровой буферной зоны в рамках операционной системы LINUX.

Этот разработанный контроллер LCD состоит в основном из модулей кэширования и записи, интерфейса MCU и временного управления LCD.

В соответствии с принципом отображения TFT - LCD, основные управляющие сигналы, необходимые для отображения, включают в себя пикселированные тактовые сигналы, линии / поля, синхронизирующие PCB сигналы и обеспечивающие возможность их получения. разрешающая способность экрана программы составляет 320х240, а частота обновления дисплея LCD составляет 60 Hz, т.е. затем линия Синхронизирует период 1 / (60x240) s, затем линия Синхронизирует сигнал (HSYNC) до 15 кГц. Точно так же пиксельный часовой сигнал (КК) составляет 5 мГц.

модуль IP (PLL) для внутренней синхронизации FPGA (PLL) используется для разделения сигналов FPGA 50 MHz часов FPGA на 10 и получения 5 мHz пикселевого сигнала. В соответствии с методикой ситуационного механизма модуль управления хронологическим порядком, разработанный на языке описания аппаратных средств Verilog, предоставляет VSYNC, HSYNC и ENAB контрольные сигналы PCB, удовлетворяющие требованиям LCD в отношении хронологического порядка. После завершения проектирования PCB в окружении Quatusli была завершена имитация временных рядов, имитация результатов отвечает требованиям времени.

SRAM это модуль хранения видео.Читайте передачу PCB между контроллером LCD и микроконтроллером под управлением ARM часов, экран LCD считывает данные с SRAM под контролем пикселевого часового сигнала CK .нацеливать данные PCB Передача данных между различными часовыми полями, Осуществление этой программы с использованием проекта FPGA для создания асинхронного FIFO.