Технология PCB - анализ подавления последовательных помех при проектировании пакетов PCB с малым шагом QFN

я. Introduction

With the development trend of high-speed and high-density circuit design, пакет QFN уже используется в 0.5mm pitch or even smaller pitch. Проблема неоднозначности выходов из сети След PCB introduced by small-pitch QFN packaged devices has become more and more prominent as the transmission rate increases. применяется к 8 Гбит / с и выше, следует позаботиться о том, чтобы избежать таких проблем и предоставить дополнительные возможности для высокоскоростных цифровых каналов передачи данных. в данной статье анализируется метод подавления последовательных помех при вводе пакетов QFN с малым шагом проектирование PCB, and provides a reference for this type of design.

2. Problem analysis

In проектирование PCB, устройства для герметизации QFN обычно отводятся с верхнего или нижнего слоя. пакет QFN с малым шагом, it is necessary to pay attention to the distance between the microstrip lines and the length of the parallel travel line in the fan-out area.

ширина линии / расстояние между линиями: 8 / 10, 7 мил от исходного слоя, плата линий FR4.

из эмуляции видно, что даже при короткой параллельной линии, разностный порт D1 - D2 при переходе на 5GHz, - 10 ГГц при 32 дБ, and the far-end crosstalk reaches -40dB at 15GHz. . применить 10 Гбит / с и выше, the crosstalk here needs to be optimized to control the crosstalk below -40dB.

оптимизационный анализ

потому проектирование PCB, a more direct optimization method is to use tightly coupled differential traces, увеличить расстояние между дорожками записи разностей, and reduce the parallel travel distance between differential pairs.

из оптимальной эмуляции видно, что в диапазоне частот от 0 до 20г с помощью компактной связи и увеличения разностных расстояний можно уменьшить близость между двумя разностями последовательностей 4.8 ~ 6.95db. в диапазоне частот от 5G до 20G, удаленные последовательные помехи уменьшаются примерно на 1,7 - 5,9db.

Помимо увеличения расстояний между разностными парами и уменьшения параллельных расстояний при проводке, мы также можем регулировать расстояние между распределенным слоем проводов и эталонным плоскостью, с тем чтобы устранить помехи. чем ближе он находится к базовому слою, тем лучше сдерживать последовательные помехи. на основе плотно связанных проводов, мы скорректировали расстояние между верхним и опорным слоями с 7 до 4 мм.

Примечательно, что, когда мы изменяем расстояние между траекторией и исходной плоскостью, сопротивление дифференциальной линии также изменяется, и для выполнения требований, предъявляемых к сопротивлению цели, необходимо скорректировать траекторию дифференциала. когда расстояние между сварной плиткой SMT Чипа и базовой поверхностью изменяется в часах, сопротивление также снижается. для оптимизации импеданса сварного диска SMT необходимо вычерпывать опорную поверхность сварного диска SMT. Конкретные размеры пустоты должны быть определены по аналогии с укладкой.

В результате моделирования видно, что в диапазоне частот от 0 до 20 г, путем корректировки расстояния между дорожкой регистрации и базисной поверхностью, с помощью жесткой связи и увеличения разностной пары, можно уменьшить разрыв между близким концом разностной пары на 8,8 - 12,3. Db. в диапазоне от 0 до 20G последовательные сбои на дальнем конце снижаются на 2,8 - 9,3DB.

В - четвертых, выводы

оптимизация путем моделирования, we can reduce the near-end differential crosstalk caused by the small-pitch QFN package on the PCB by 8~12dB, and the far-end crosstalk by 3~9dB, предоставить дополнительные возможности для высокоскоростного канала передачи данных. The crosstalk suppression method involved in this article can be comprehensively considered when formulating PCB wiring rules and stacking, и избежать риска случайного сбоя, возникающего при сборке пакетов QFN с малым шагом проектирование PCB.