Новости PCB - использовать параметрические ограничения при проектировании PCB

теперь, the factors considered in PCB design are becoming more and more complex, часы, crosstalk, импеданс, detection, технология изготовления, сорт., это обычно позволяет дизайнерам дублировать много работы, например, макет, проверка, and maintenance. редактор ограничений параметров может скомпилировать эти параметры в формулу, helping designers better deal with these parameters that sometimes even oppose each other during the design and production process.

В последние годы, the requirements for PCB layout and wiring have become more and more complex. количество транзисторов в интегральных схемах продолжает расти темпами, прогнозируемыми законами моля, это увеличивает скорость устройства и сокращает время нарастания каждого края импульса, and the number of pins is also increasing. рост числа случаев с 500 до 2,000 pins. все это приведёт к плотности, clock, и проблема помех при проектировании видео панель PCB.

A few years ago, there were only a few "critical" nodes (net) on most PCBs, это обычно означает, что они сталкиваются с ограничениями в отношении импеданса, длина, and gap. Конструкторы PCB обычно сначала вручную устанавливают эти линии, And then use software to make large-scale automatic wiring of the entire circuit. сегодня ПХД обычно имеют пять видов,1000 или более узлов, из них более 50% являются ключевыми узлами. Due to the time-to-market pressure, в это время не может повториться ручное соединение. Кроме того, увеличилось не только количество ключевых узлов, but the constraints of each node have also increased.

Эти ограничения в основном обусловлены релевантностью параметров и растущей сложностью проектных требований. например, the distance between two traces may depend on a function related to node voltage and circuit board material. Сокращение времени нарастания цифровых интегральных схем. Both high clock speed and low clock speed design will have an impact. Потому что импульс вырабатывается быстрее, the setup and hold time is shorter. In addition, the interconnection delay is an important part of the total delay of high-speed circuit design and is also very important for low-speed design, etc. Wait.

Некоторые из этих вопросов можно было бы легче решить, если бы плата была больше сконструирована, однако в настоящее время наблюдается обратная тенденция. из - за требований к запаздыванию межсоединений и плотной упаковке плата становится все меньше и меньше, что приводит к проектированию схем высокой плотности, при этом необходимо соблюдать правила проектирования миниатюрных схем. Сокращение времени подъёма и правила их миниатюрного проектирования делают проблему шума, вызываемого последовательными помехами, все более острой, а решетки с шаровой сеткой и другие блоки с высокой плотностью упаковки также способствуют последовательному вмешательству, шуму переключения и отскоку на землю.