точная сборка PCB, высокочастотная PCB, высокоскоростная PCB, стандартная PCB, многослойная PCB и PCBA.
Самая надежная фабрика по обслуживанию печатных плат и печатных плат.
Новости PCB

Новости PCB - Краткое описание схемы DDR2 PCB

Новости PCB

Новости PCB - Краткое описание схемы DDR2 PCB

Краткое описание схемы DDR2 PCB

2021-10-21
View:399
Author:Kavie

PCB stackup:
For a six-layer board, the general stacks are top, GND, singnal2, Singnal3, POWER, & снизу. генералly, предпочтительно использовать GND как базис сигнала. The impedance of the trace is determined by the width of the trace, толщина медной фольги, the distance from the trace to the reference plane, толщина диэлектрика из медной фольги и платы опорной поверхности. The проектирование PCB должен отвечать требованиям производителя процессора при проектировании стека. Floor. General проектирование PCB software can also calculate impedance. After finding the PCB manufacturer and knowing the material of the sheet dielectric thickness, you can design the stack and line width by yourself. адрес/command signal and the control signal can use the 1.базис рабочего напряжения памяти 8В. But a complete power plane must be referenced.

печатная плата


Trace length control:
For high-frequency signals such as DDR2, Длина дорожки должна быть вычислена в центре процессора, which introduces a concept called package length. кремниевые пластины протравлены в ядро процессора физико - химическим методом, and then the CPU core is packaged on a small PCB substrate to become our common CPU. The trace length from the pins on that small PCB board to the CPU core is called the package length, задержка на выводе.
The length of the clock to the same rank memory should be controlled within plus or minus 5 mils.
длина всех каналов записи в одной и той же группе данных должна регулироваться в пределах положительного и отрицательного 20 - миллиметрового диапазона сигналов отбора данных. The length can be different between different data groups, Но он должен управлять в положительных и отрицательных 500 мм на сигнал часов.
The address/управление длительностью сигнала командной группы не является особенно строгим. INTEL Atom N450 requires the control of the clock signal within minus 500 mil to plus 1000 mil. То есть, the difference between the longest and shortest signal can be 1500mil, но при монтаже проводов лучше свести к минимуму разницу в длине сигнала. There is no problem when the signal lengths of these groups are completely equal when wiring, Но это заняло много пространства и времени PCB. If the length of the address/командный сигнал превысил тактовый сигнал на тысячи миль, it needs to be adjusted in the BIOS firmware. управление в пределах требований процессора. When onboard memory is needed, нужно настроить SPD.
The control group signal length control requirements are similar to the address/требование по сигналу командной группы. The design should be done in accordance with the requirements of the CPU manufacturer. Intel Atom N450 требует, чтобы часовой сигнал контролировался от 0 до 1000 мм.
Trace spacing:
Generally speaking, проводка должна осуществляться в соответствии с принципами 3W, that is, расстояние между строками на одной плоскости в три раза больше ширины линий. But this is not necessary, Запросы на информацию относительно невелики. Generally, расстояние между следами извилистой извилистой извилистой дорожки может составлять от 16 до 20 мм., and it can be increased to 30 mils for the clock signal. расстояние между разными группами сигналов должно быть надлежащим образом увеличено, which can be more than 20 mils, расстояние между адресом/command group and the control group signals can be smaller than 8 mils. расстояние между секторами BGA может быть небольшим, and the cables should be routed according to the CPU design requirements after the cables are routed out.
Other POWER routing:
A 20mil line can be used for the VREF trace, and a 0.на каждом оборудовании должен быть добавлен конденсатор.
The VTT trace should be above 135mil, каждые четыре резистора должны быть соединены с 0.1uf capacitor, обе стороны должны быть соединены 10uf конденсатор.
Point-to-multipoint signals, адрес/command signals, контрольный сигнал, and clock signals, проводка должна быть в форме т, that is, чип должен быть поставлен вверх по проводам, а затем разветвлен, and the length should meet the design requirements of the CPU.