Chính xác sản xuất PCB, PCB tần số cao, PCB cao tốc, PCB chuẩn, PCB đa lớp và PCB.
Nhà máy dịch vụ tùy chỉnh PCB & PCBA đáng tin cậy nhất.
Công nghệ PCB

Công nghệ PCB - Phương pháp và kỹ năng thiết kế PCB 2

Công nghệ PCB

Công nghệ PCB - Phương pháp và kỹ năng thiết kế PCB 2

Phương pháp và kỹ năng thiết kế PCB 2

2021-11-02
View:399
Author:Kavie

21. Những khía cạnh nào nên bắt đầu với việc gỡ lỗi bảng PCB? Trong trường hợp của mạch kỹ thuật số, trước tiên hãy xác định ba điều theo thứ tự:

Bảng mạch in

1. Xác nhận rằng tất cả các giá trị nguồn điện phù hợp với yêu cầu thiết kế. Một số hệ thống có nhiều nguồn điện có thể yêu cầu trình tự nguồn điện và thông số tốc độ cụ thể. Xác nhận rằng tất cả các tần số tín hiệu đồng hồ hoạt động bình thường và không có vấn đề không đơn điệu ở rìa tín hiệu. Xác nhận tín hiệu đặt lại có phù hợp với yêu cầu đặc tả hay không. Nếu những điều này là bình thường, chip sẽ gửi tín hiệu chu kỳ đầu tiên (chu kỳ). Tiếp theo, gỡ lỗi theo nguyên tắc làm việc của hệ thống và giao thức bus. Khi kích thước của bảng mạch được cố định, thường cần tăng mật độ dấu vết của PCB nếu thiết kế cần chứa nhiều chức năng hơn, nhưng điều này có thể làm tăng sự can thiệp lẫn nhau của dấu vết trong khi trở kháng của dấu vết quá mỏng để giảm, hãy giới thiệu các mẹo cho tốc độ cao (>100MHz) thiết kế PCB mật độ cao? Khi thiết kế PCB tốc độ cao và mật độ cao, nhiễu xuyên âm (nhiễu xuyên âm) đòi hỏi sự chú ý đặc biệt vì nó có ảnh hưởng lớn đến thời gian và tính toàn vẹn tín hiệu. Dưới đây là một vài điều cần lưu ý: 1. Điều khiển tính liên tục và tính phù hợp của trở kháng đặc điểm đường dây. Theo dõi kích thước của khoảng cách. Khoảng cách thông thường gấp đôi chiều rộng của đường. Tác động của khoảng cách dấu vết đối với thời gian và tính toàn vẹn của tín hiệu có thể được hiểu thông qua mô phỏng và khoảng cách tối thiểu có thể chấp nhận được có thể được tìm thấy. Kết quả của các tín hiệu chip khác nhau có thể khác nhau. Chọn phương pháp chấm dứt thích hợp. Tránh cả hai lớp liền kề có cùng hướng cáp, ngay cả khi cáp chồng chéo lên và xuống, vì loại nhiễu xuyên âm này lớn hơn so với các lớp liền kề trên cùng một lớp. Sử dụng lỗ mù/chôn để tăng diện tích dấu vết. Tuy nhiên, chi phí sản xuất bảng mạch PCB sẽ tăng lên. Thực sự rất khó để thực hiện song song đầy đủ và độ dài bằng nhau trong thực tế, nhưng vẫn cần phải thực hiện càng nhiều càng tốt. Ngoài ra, kết thúc vi sai và kết thúc chế độ chung có thể được giữ lại để giảm thiểu tác động đến trình tự thời gian và tính toàn vẹn của tín hiệu.23. Bộ lọc cho nguồn điện tương tự thường sử dụng mạch LC. Nhưng tại sao đôi khi LC không hiệu quả như bộ lọc RC? Việc so sánh hiệu ứng lọc LC và RC phải xem xét liệu việc lựa chọn băng tần và giá trị cảm ứng để lọc có phù hợp hay không. Bởi vì cuộn cảm (điện kháng) của cuộn cảm có liên quan đến giá trị và tần số của cuộn cảm. Nếu tần số tiếng ồn của nguồn điện thấp và giá trị cảm ứng không đủ lớn, hiệu ứng lọc có thể kém hơn RC. Tuy nhiên, cái giá phải trả cho việc sử dụng bộ lọc RC là bản thân điện trở tiêu thụ năng lượng và kém hiệu quả, và chú ý đến sức mạnh mà điện trở được chọn có thể chịu được. Phương pháp chọn giá trị điện cảm và điện dung để lọc là gì? Ngoài tần số tiếng ồn cần lọc, việc lựa chọn giá trị cảm ứng cũng nên xem xét khả năng đáp ứng của dòng điện tức thời. Nếu đầu ra của LC có cơ hội tạo ra dòng điện lớn ngay lập tức, thì giá trị cảm ứng quá mức sẽ cản trở tốc độ dòng điện lớn chảy qua cuộn cảm và tăng tiếng ồn gợn. Giá trị điện dung có liên quan đến kích thước của giá trị thông số kỹ thuật tiếng ồn gợn có thể chấp nhận được. Yêu cầu về giá trị tiếng ồn gợn càng nhỏ, giá trị điện dung càng lớn. ESR/ESL của tụ điện cũng có tác động. Ngoài ra, nếu LC được đặt ở đầu ra của công suất điều chỉnh chuyển đổi (công suất điều chỉnh chuyển đổi), hãy lưu ý ảnh hưởng của cực/điểm không do LC tạo ra đối với sự ổn định của vòng điều khiển phản hồi tiêu cực. 25. Làm thế nào để đáp ứng các yêu cầu EMC càng nhiều càng tốt mà không gây áp lực chi phí quá lớn? Sự gia tăng chi phí PCB do khả năng tương thích điện từ thường là kết quả của việc tăng số lượng hình thành để tăng cường hiệu ứng che chắn, cũng như tăng các hạt sắt, choke và các thiết bị ức chế hài hòa tần số cao khác. Ngoài ra, cấu trúc che chắn thường cần được kết hợp trên các cơ quan khác để đưa toàn bộ hệ thống vượt qua các yêu cầu EMC. Sau đây chỉ cung cấp một số kỹ thuật thiết kế PCB để giảm hiệu ứng bức xạ điện từ do mạch tạo ra. Cố gắng chọn các thiết bị có tốc độ chuyển đổi tín hiệu chậm hơn để giảm thành phần tần số cao được tạo ra bởi tín hiệu. 2. Chú ý đến vị trí của các yếu tố tần số cao, không quá gần với đầu nối bên ngoài. Chú ý đến sự phù hợp trở kháng của tín hiệu tốc độ cao, lớp dây và đường dẫn trở lại của nó, làm giảm phản xạ và bức xạ tần số cao. Đặt một tụ điện tách rời thích hợp và đầy đủ trên các chân nguồn của mỗi thiết bị để giảm tiếng ồn trên mặt phẳng nguồn và mặt đất. Đặc biệt chú ý đến việc đáp ứng tần số và đặc tính nhiệt độ của tụ điện có phù hợp với yêu cầu thiết kế hay không. Mặt đất gần đầu nối bên ngoài có thể được tách ra một cách thích hợp từ mặt đất và mặt đất của đầu nối có thể được kết nối với mặt đất khung gần đó. Ngoài một số tín hiệu tốc độ cao đặc biệt, dấu vết bảo vệ/phân luồng mặt đất có thể được sử dụng đúng cách. Nhưng hãy chú ý đến ảnh hưởng của việc bảo vệ/phân luồng dấu vết đối với trở kháng đặc tính của dấu vết. Lớp công suất co lại 20H từ lớp tiếp xúc, và H là khoảng cách giữa lớp công suất và lớp tiếp xúc. Khi có nhiều khối chức năng kỹ thuật số/analog trong bảng mạch PCB, phương pháp truyền thống là tách mặt đất kỹ thuật số/analog. Lý do là gì? Lý do để tách nối đất kỹ thuật số/analog là vì khi chuyển đổi giữa tiềm năng cao và thấp, các mạch kỹ thuật số sẽ tạo ra tiếng ồn trong nguồn điện và mặt đất. Độ ồn có liên quan đến tốc độ của tín hiệu.