Công nghệ PCB - Các nhà sản xuất bảng mạch in giải thích phương pháp Bàn tay máy tính cho bạn

L. The basic concept of vias

Via is one of the important components of PCB đa lớp. Các chi phí khai thác thường được tính to án bởi 30. và 40 Name Sản xuất PCB giá. Đơn giản thôi., mọi lỗ trên PCB có thể được gọi là đường. Từ quan điểm của chức năng, chúng có thể được chia thành hai loại: một loại được dùng để kết nối điện giữa các lớp; Cái kia được dùng để sửa hay sắp đặt thiết bị. Theo quy trình, chúng được chia làm ba loại, chính là kinh mù, Chết tiệt! Chết tiệt!. Cây cầu Mù được đặt trên bề mặt trên và dưới của bảng mạch in và có độ sâu nhất định.. Chúng được dùng để kết nối đường bề mặt và đường bên trong bên dưới.. The depth of the lỗ usually does not exceed a certain ratio (aperture). Chôn cất là lỗ nối nằm trong lớp bên trong của bảng mạch in., mà không nằm trên bề mặt của Bảng PCB.

Hai loại lỗ trên đây đều nằm trong lớp bên trong của bảng mạch., và tiến trình tạo lỗ qua được sử dụng trước khi làm mỏng., và nhiều lớp bên trong có thể được bao phủ trong khi tạo ra lỗ thông qua.. Loại thứ ba được gọi là lỗ thông qua., mà thâm nhập vào toàn bộ mạch và có thể được dùng cho việc kết nối nội bộ hay làm lỗ lắp ráp thành phần.. Bởi vì lỗ thông qua dễ áp dụng trong quá trình và chi phí thì thấp hơn., phần lớn các bản in Bảng PCB sử dụng nó thay vì hai loại thông qua lỗ khác. Thông qua các lỗ, Trừ khi khác đã xác định, được xem là qua lỗ.

Từ quan điểm thiết kế, A đường chủ yếu gồm hai phần, một là lỗ mũi khoan ở giữa, còn cái kia là khu đất xung quanh mũi khoan. Kích thước của hai bộ phận này xác định kích cỡ đường. . Rõ, với tốc độ cao, thiết kế PCB mật độ cao, nhà thiết kế luôn hy vọng rằng đường cái càng nhỏ càng tốt, Tốt hơn, để có thêm nhiều chỗ dây dẫn trên bảng.. Thêm nữa., Các lỗ nhỏ hơn lỗ nhỏ., khả năng ký sinh của riêng nó. Nó nhỏ hơn nhiều., nó phù hợp với mạch tốc độ cao.

Tuy, Giảm lỗ nhỏ cũng làm tăng giá trị, và kích thước của chúng không thể giảm vô hạn. It is giới hạn bởi các công nghệ tiến trình như khoan và lớp móc: the small the hole, Càng khoan nhiều, quá trình xử lý lỗ càng khó khăn., Sẽ mất nhiều thời gian hơn., và nó càng dễ bị lệch khỏi vị trí trung tâm, và khi độ sâu của lỗ vượt quá sáu lần so với đường kính của lỗ khoan., không thể đảm bảo rằng tường lỗ có thể được đúc đúc đồng bằng đồng. Ví dụ như, the thickness (through hole depth) of a normal 6-layer Bảng PCB khoảng 50nhẹ, Vậy là đường kính nhỏ của lỗ khoan Bảng PCB Các nhà sản xuất chỉ có thể cung cấp 8nhẹ.

Name. Parasitic capacitance of via

The hole itself has parasitic capacitance to the ground. Nếu biết được đường D2 là đường kính của lỗ cách ly trên lớp đất, Đường kính của đường băng là D1, Độ dày của bảng PCB là T, và hằng số giá trị của cái đĩa nền là\ 206;, The parasitic capacitance of the via is similar to:

C=1.Tên lửa 4;206;/(D2-D1)

The main effect of the parasitic capacitance of the vias on the circuit is to extend the rise time of the signal and reduce the speed of the circuit. Ví dụ như, cho một loại PCB với độ dày 50nhẹ, nếu sử dụng đường với đường kính tối của 10Mấy và đường kính kim loại 20Mấy, và khoảng cách giữa miếng đệm và miếng đồng mặt đất là 32Mấy., Sau đó chúng ta có thể ước lượng phương pháp thông qua công thức bên trên.4x4.4x0.0500.Không/(0.Tập:.020)=0.517pF, Sự thay đổi thời gian tăng do phần này của khả năng là: T10-90=2.2C(Z0/2)=2.2 x0.517x(55/2)=31.280. Có thể nhìn thấy từ những giá trị này rằng mặc dù hiệu quả của sự chậm phát triển do khả năng ký sinh của một đường qua không rõ ràng., nếu đường truyền được dùng nhiều lần trên đường dẫn để chuyển qua các lớp, người thiết kế vẫn nên cẩn thận.

ba. Parasitic inductance of vias

Similarly, có các nguyên liệu ký sinh trùng cùng với các tụ điện ký sinh của sóng thần.. Thiết kế mạch điện tử tốc độ cao, Vi khuẩn ký sinh hay gây ra tổn thương nặng hơn tụ điện ký sinh.. Sự tự nhiên của các chuỗi ký sinh sẽ làm suy yếu các tác dụng của tụ điện vượt và làm giảm hiệu ứng lọc của toàn bộ hệ thống điện.. We can simply calculate the parasitic inductance of a via with the following formula:

L=5.08h[ln(4h/d)+1]

where L refers to the inductance of the via, h là độ dài của đường, d là đường kính của lỗ trung tâm. Có thể nhìn thấy từ công thức rằng đường kính nhỏ có ảnh hưởng tới tính tự nhiên., và độ dài của đường qua có ảnh hưởng lớn nhất tới độ tự nhiên.. Vẫn dùng ví dụ trên, Tính năng tự động của đường qua có thể là: L=5.08x0.050[ln(4x0.050/0.010)+1]=1.Biên dịch:. Nếu thời gian phát tín hiệu tăng lên là 1, sau đó trở ngại tương đương là: XL=*207; Q-1288;L/T10-90=3.T269;. Một trở ngại như vậy không thể bị bỏ qua khi dòng chảy tần số cao qua. Cần phải chú ý đặc biệt đến việc tụ điện vượt cần phải thông qua hai cầu khi nối máy bay điện và máy bay mặt đất, để cho phép chấu ký sinh của kinh tăng lên theo cấp số nhân.

Bốn.. Thiết kế qua đường PCB tốc độ cao

Thông qua phân tích ký sinh của vật, Chúng ta có thể thấy Thiết kế PCB tốc độ cao, các hành vi đơn giản thường mang lại những ảnh hưởng tiêu cực lớn đến... Bảng PCB thiết kế. Để giảm các tác động xấu gây ra bởi các tác động ký sinh của kinh, the following can be done in the design:

1. Xét về giá cả và chất lượng tín hiệu, chọn một cỡ hợp lý qua kích cỡ. Ví dụ như, cho cấu trúc PCB của mô- đun bộ nhớ mẫu 6-10, Tốt hơn nên dùng 10/20Mil (drilled/pad) vias. Cho vài ván nhỏ có mật độ cao, bạn cũng có thể thử dùng 8/18nhẹ. hole. Dưới những điều kiện kỹ thuật., Nó rất khó dùng thỉnh cầu nhỏ. ♪ For power and ground vias ♪, có thể dùng một cỡ bự hơn để làm giảm cản trở.