Một số quy tắc cơ bản của bố cục PCB

2020-09-10

Author：Holia

Bố cục là một phần quan trọng của thiết kế PCB và là phần tốn thời gian nhất của toàn bộ thiết kế PCB. Các kỹ sư cần tuân theo một số quy tắc cơ bản như quy tắc chamfering, quy tắc 3W, v.v.

Quy tắc mạch nối đất

å¾ç.png

The minimum loop rule is that the ring area formed by the signal line and its loop should be as small as possible. The smaller the ring area is, the less the external radiation is and the smaller the interference received from the outside.

According to this rule, the distribution of ground plane and important signal lines should be considered in ground plane segmentation to prevent the problems caused by ground plane slotting;

In the design of double-layer board, in the case of leaving enough space for power supply, the left part should be filled with reference ground, and some necessary ground crossing holes should be added to effectively connect the two-sided signals. Some key signals should be isolated by ground wire as far as possible. For some high-frequency designs, special consideration should be given to the ground plane signal circuit. It is recommended to use multi-layer boards

Shielding protection rules

å¾ç.png

Các quy tắc mạch nối đất tương ứng thực sự là giảm thiểu diện tích vòng lặp của tín hiệu, thường xuất hiện trong một số tín hiệu quan trọng, chẳng hạn như tín hiệu đồng hồ và tín hiệu đồng bộ;

For some particularly important and high frequency signals, we should consider the design of copper shaft cable shielding structure, that is, the ground wire is used to isolate the line, the left and the right, and how to effectively combine the shielding ground with the actual ground plane should be considered.

Crosstalk control rules

Crosstalk đề cập đến sự can thiệp lẫn nhau gây ra bởi dây song song dài giữa các mạng khác nhau trên PCB, chủ yếu là do phân phối điện dung và cảm ứng giữa các đường song song. Các biện pháp chính để khắc phục Crosstalk như sau:

Increase the spacing of parallel wiring and follow the 3W rule;
Insert grounding isolation wire between parallel lines;
Reduce the distance between the wiring layer and the ground plane.

3W Rules

å¾ç.png

In order to reduce the crosstalk between lines, it is necessary to ensure that the line spacing is large enough. When the line center spacing is not less than 3 times the line width, 70% of the electric field can not interfere with each other, which is called 3W rule. To achieve 98% of the electric field without mutual interference, a 10 W spacing can be used.

Direction control rules of routing

å¾ç.png

Cái này

Open loop inspection rules for wiring

å¾ç.png

Thông thường

Inspection rules for closed loop wiring

å¾ç.png

Prevent signal line from forming self loop between different layers. This kind of problem is easy to occur in the design of multi-layer plate, and the self-loop will cause radiation interference.

Chamfering rules

å¾ç.png

In PCB design, it is necessary to avoid sharp angle and right angle to produce unnecessary radiation, and at the same time, the process performance is not good.

Quy tắc tách thiết bị

å¾ç.png

The necessary decoupling capacitance is added to the printed board to filter out the interference signal on the power supply to stabilize the power signal. It is recommended that the power supply be connected to the power pin after passing through the filter capacitor.

Power supply ground plane integrity rules

å¾ç.png

For the area with dense through holes, attention should be paid to avoid connecting the holes in the hollowed out area between the power supply and the stratum, forming the segmentation of the plane layer, thus damaging the integrity of the plane layer and increasing the loop area of the signal line in the formation. In order to avoid damaging the plane layer, the distance between vias should be at least one signal line.

Overlap rules of power ground plane

å¾ç.png

Different power layers should avoid overlapping in space. In order to reduce the interference between different power sources, especially between some power sources with large voltage difference, the overlapping problem of power supply plane must be avoided. If it is difficult to avoid, the interlayer can be considered.

20H Rules

å¾ç.png

Vì điện trường giữa các tầng năng lượng và các tầng có thể thay đổi, nhiễu điện từ phát ra từ các cạnh của tấm. Nó được gọi là hiệu ứng limbic.

Giải pháp là thu hẹp các lớp năng lượng để điện trường chỉ dẫn trong phạm vi của mặt phẳng nối đất. Được đo bằng H (độ dày điện môi giữa nguồn điện và mặt đất), 70% điện trường có thể được giới hạn ở rìa của mặt phẳng tiếp đất và 98% trong vòng 100 giờ nếu điện trường thụt vào 20h.

Các cân nhắc khác cho bố trí PCB

1. Nguyên tắc chung

1.1 Các khu vực định tuyến tín hiệu kỹ thuật số, analog và DAA được chia trước trên PCB.

1.2 Các bộ phận kỹ thuật số và tương tự và hệ thống dây điện tương ứng phải được tách ra càng xa càng tốt và được đặt trong các khu vực dây điện tương ứng.

1.3 Định tuyến tín hiệu kỹ thuật số tốc độ cao phải càng ngắn càng tốt.

1.4 Định tuyến tín hiệu analog nhạy cảm phải càng ngắn càng tốt.

1.5 Phân phối hợp lý nguồn điện và mặt đất.

1.6 DGND, agnd và tách trường.

1.7 Nguồn điện và định tuyến tín hiệu quan trọng nên sử dụng dây rộng.

1.8 Các mạch kỹ thuật số được đặt gần giao diện Parallel Bus/Serial DTE và các mạch DAA được đặt gần giao diện đường dây điện thoại.

Quy tắc và kỹ năng cơ bản của cáp PCB

2. Vị trí thành viên

2.1 Trong sơ đồ mạch hệ thống:

a) Phân chia các mạch số, analog, DAA và các mạch liên quan;

b) Phân chia các thành phần kỹ thuật số, analog và hỗn hợp kỹ thuật số/analog trong mỗi mạch;

c) Chú ý đến vị trí của nguồn điện và chân tín hiệu của mỗi chip IC.

2.2 Phân chia sơ bộ diện tích cáp của các mạch kỹ thuật số, analog và DAA trên PCB (thường là 2/1/1). Các bộ phận kỹ thuật số và tương tự và hệ thống dây điện tương ứng của chúng phải được di chuyển càng xa và giới hạn trong các khu vực dây điện tương ứng càng tốt.

Lưu ý: Khi mạch DAA chiếm tỷ lệ lớn, sẽ có nhiều tuyến tín hiệu điều khiển/trạng thái hơn thông qua khu vực định tuyến của nó, có thể được điều chỉnh theo các quy tắc cục bộ, chẳng hạn như khoảng cách phần tử, ức chế điện áp cao, giới hạn hiện tại, v.v.

2.3 Sau khi phân chia ban đầu, các thành phần được đặt từ đầu nối và jack cắm:

a) Đặt chèn xung quanh đầu nối và jack cắm;

b) Để lại không gian cho nguồn điện và dây nối đất xung quanh các thành phần;

c) Đặt các plugin tương ứng xung quanh ổ cắm.

2.4 Các thành phần hybrid bit đầu tiên (như thiết bị modem, chip chuyển đổi A/D, D/A, v.v.):

a) Xác định hướng đặt các phần tử và cố gắng làm cho tín hiệu kỹ thuật số và chân tín hiệu tương tự phải đối mặt với khu vực định tuyến tương ứng;

b) Đặt các bộ phận tại giao điểm của khu vực kết nối tín hiệu kỹ thuật số và analog.

2.5 Đặt tất cả các mô phỏng:

a) Vị trí lắp ráp mạch analog, bao gồm mạch DAA;

b) Các mô phỏng được đặt gần nhau ở một bên của PCB có chứa cáp tín hiệu txa1, TXA2, Rin, VC và VREF;

c) Tránh đặt các bộ phận có độ ồn cao xung quanh cáp tín hiệu txa1, TXA2, Rin, VC và VREF;

d) Đối với mô-đun DTE nối tiếp, DTE EIA/tia-232-e

Bộ thu/ổ đĩa của tín hiệu giao diện song song nên được định tuyến càng gần đầu nối càng tốt, cách xa tín hiệu đồng hồ tần số cao để giảm/tránh sự gia tăng của các thiết bị ức chế tiếng ồn như choke và tụ điện trên mỗi dòng.

2.6 Đặt các yếu tố kỹ thuật số và tụ điện tách rời:

a) Các yếu tố kỹ thuật số được đặt tập trung để giảm chiều dài dây;

b) Đặt một tụ điện tách rời 0,1 uF giữa nguồn/mặt đất của IC và đường dẫn kết nối phải ngắn nhất có thể để giảm EMI;

c) Đối với các mô-đun bus song song, các thành phần nằm gần nhau

Các cạnh của đầu nối phải được đặt phù hợp với các tiêu chuẩn giao diện bus ứng dụng, chẳng hạn như giới hạn chiều dài định tuyến bus ISA là 2,5 inch;

d) Đối với mô-đun DTE nối tiếp, mạch giao diện gần đầu nối;

e) Mạch dao động tinh thể phải càng gần ổ đĩa của nó càng tốt.

2.7 Dây nối đất cho mỗi khu vực thường được gắn vào một hoặc nhiều điểm hoặc vòng bi có điện trở 0 ohms.

3. Định tuyến tín hiệu

3.1 Trong định tuyến tín hiệu modem, nên tránh càng xa càng tốt các đường tín hiệu dễ bị nhiễu và các đường tín hiệu dễ bị nhiễu. Nếu không thể tránh khỏi, các đường tín hiệu trung tính nên được sử dụng để cách ly.

Các chân tín hiệu, chân tín hiệu trung tính và chân tín hiệu dễ bị nhiễu của modem được liệt kê trong bảng dưới đây:

Đường tín hiệu modem

Tín hiệu cổng nối tiếp RS-232C được chia thành ba loại: tín hiệu truyền tải, tín hiệu tiếp xúc và dây mặt đất

(1) Tín hiệu truyền: đề cập đến TXD (đường tín hiệu truyền dữ liệu) và RXD (đường tín hiệu nhận dữ liệu). Định dạng của thông tin được truyền qua TXD và nhận qua RXD là: Một đơn vị truyền (byte) bao gồm bit bắt đầu, bit dữ liệu, bit chẵn lẻ và bit dừng.

(2) Tín hiệu tiếp xúc: đề cập đến tín hiệu RTS, CTS, DTR, DSR, DCD và RI, chức năng của nó là:

RTS (Request Transfer) là tín hiệu liên lạc mà máy tính gửi đến modem. Mức cao có nghĩa là yêu cầu PC truyền dữ liệu đến modem

CTS (Clear Transfer) là tín hiệu liên lạc được gửi bởi modem đến PC. Mức cao cho thấy modem đáp ứng tín hiệu RTS được gửi bởi PC và sẵn sàng gửi dữ liệu đến modem từ xa.

DTR (Data Terminal Ready) là tín hiệu liên lạc mà PC gửi đến modem. Màn hình công suất cao cho biết PC đã sẵn sàng và các kênh truyền thông có thể được thiết lập giữa modem cục bộ và modem từ xa. Nếu đó là màn hình công suất thấp, hãy buộc modem chấm dứt giao tiếp.

DSR (Data Device Ready) là tín hiệu liên lạc mà modem gửi đến PC. Nó cho biết trạng thái hoạt động của modem cục bộ. Mức cao có nghĩa là modem không ở trạng thái gọi thử nghiệm và có thể thiết lập kênh với modem từ xa.

DCD (Transmission Detection) là tín hiệu trạng thái được modem gửi đến PC. Mức cao cho thấy DCE cục bộ nhận được tín hiệu mang từ modem từ xa.

RI (chỉ báo chuông) là tín hiệu trạng thái được modem gửi đến PC. Mức cao cho thấy modem cục bộ nhận được tín hiệu chuông từ modem từ xa.

(3) Tín hiệu đường dây mặt đất (GND) cung cấp cùng một điểm tham chiếu tiềm năng cho PC và modem được kết nối.

Modem tốc độ cao 56K là một modem tốc độ cao dial-up được giới thiệu vào năm 1997. Tốc độ truyền của nó cao hơn tốc độ giới hạn 33,6kbps trên đường dây điện thoại truyền thống, vì nó sử dụng công nghệ giải điều chế hoàn toàn khác với 33,6k và nguyên tắc hoạt động và yêu cầu ứng dụng khác với modem tốc độ cao 33,6k.

Tiêu chuẩn kết nối giữa DTE và DCE bao gồm cctv.10/x.26;

3.2 Hệ thống dây tín hiệu kỹ thuật số phải được đặt càng nhiều càng tốt trong khu vực dây tín hiệu kỹ thuật số;

Hệ thống dây tín hiệu analog nên được đặt càng nhiều càng tốt trong khu vực hệ thống dây tín hiệu analog;

(Hệ thống dây cách ly có thể được đặt trước để hạn chế hệ thống dây và ngăn không cho hệ thống dây lan ra ngoài khu vực hệ thống dây)

Định tuyến tín hiệu kỹ thuật số vuông góc với định tuyến tín hiệu tương tự để giảm khớp nối chéo.

3.3 Sử dụng hệ thống dây cách ly (thường là nối đất) để hạn chế hệ thống dây tín hiệu analog trong khu vực hệ thống dây tín hiệu analog.

a) Hệ thống dây nối đất cô lập của khu vực tương tự bao quanh khu vực dây tín hiệu tương tự, khu vực dây tín hiệu tương tự được bố trí ở hai bên của bảng PCB, chiều rộng đường 50-100mm;

b) Định tuyến riêng biệt của khu vực kỹ thuật số phải được bao quanh khu vực định tuyến tín hiệu kỹ thuật số, khu vực này phải được bố trí ở cả hai bên của PCB với chiều rộng đường dây 50-100ml và cạnh của một miếng PCB nên được bố trí với chiều rộng 200ml.

3.4 Giao diện xe buýt song song Tín hiệu cáp chiều rộng "10 triệu (thường là 12-15 triệu), chẳng hạn như/HCS,/HRD,/HWT,/reset.

3.5 Chiều rộng phân phối tín hiệu analog: 10 triệu (thường là 12-15 triệu), chẳng hạn như MICM, microv, spkv, VC, VREF, txa1, TXA2, RXa, Telin, telout.

3.6 Tất cả các tín hiệu khác phải được định tuyến càng rộng càng tốt, chiều rộng đường phải là 5mil (thường là 10mil) và định tuyến giữa các thành phần phải càng ngắn càng tốt (nên được xem xét trước khi đặt các thành phần).

3.7 Chiều rộng phân phối từ tụ điện bỏ qua đến IC tương ứng phải là 25 triệu và nên tránh quá lỗ càng nhiều càng tốt.

3.8 Các đường tín hiệu đi qua các khu vực khác nhau (chẳng hạn như tín hiệu điều khiển/trạng thái tốc độ thấp điển hình) phải đi qua các đường nối đất cách ly tại một điểm (ưu tiên) hoặc tại hai điểm. Nếu dây chỉ ở một bên, dây nối đất bị cô lập có thể dẫn đến phía bên kia của PCB để bỏ qua dây tín hiệu và duy trì tính liên tục.

3.9 Định tuyến tín hiệu tần số cao nên tránh uốn góc 90 độ và nên sử dụng cung tròn mượt mà hoặc góc 45 độ.

3.10 Hệ thống dây tín hiệu tần số cao nên giảm việc sử dụng kết nối qua lỗ.

3.11 Tất cả các tuyến tín hiệu phải cách xa các mạch dao động tinh thể.

3.12 Định tuyến tín hiệu tần số cao nên sử dụng một tuyến đường liên tục duy nhất để tránh các tuyến đường nhiều đoạn kéo dài từ một điểm.

3.13 Trong mạch DAA, để lại ít nhất 60 triệu không gian xung quanh các lỗ thủng (tất cả các lớp).

3.14 Xóa vòng nối đất để ngăn chặn phản hồi hiện tại bất ngờ ảnh hưởng đến nguồn điện.

4. Nguồn điện

4.1 Xác định mối quan hệ kết nối nguồn điện.

4.2 Trong khu vực định tuyến tín hiệu kỹ thuật số, tụ điện điện phân 10uF hoặc tụ điện tantali được kết nối song song với tụ điện chip gốm 0.1uF, sau đó được kết nối giữa nguồn điện/mặt đất. Một được đặt ở đầu vào nguồn và đầu xa nhất của bảng mạch PCB để ngăn chặn nhiễu do xung điện cực đại.

4.3 Đối với bảng điều khiển kép, trong cùng một lớp của mạch nguồn, nó được bao quanh bởi một dây nguồn với chiều rộng đường dây 200mil ở cả hai bên. (Phía bên kia nên được xử lý với cùng một số)

4. Trong trường hợp chung, trước tiên đặt dây nguồn, sau đó đặt dây tín hiệu.

5. Đất đai

5.1 Trong bảng điều khiển kép, các khu vực không sử dụng xung quanh và bên dưới các thành phần kỹ thuật số và tương tự (trừ DAA) được lấp đầy với các miền khu vực kỹ thuật số hoặc tương tự. Cùng một miền ở các cấp độ khác nhau được kết nối với nhau, cùng một miền ở các cấp độ khác nhau được kết nối bằng nhiều con đường: chân DGND Modem được kết nối với vùng kỹ thuật số và chân AGND được kết nối với vùng tương tự; Các khu vực kỹ thuật số và analog được tách ra bởi một khoảng cách thẳng.

5.2 Trong bảng điều khiển bốn lớp, các thành phần kỹ thuật số và analog được bao phủ bằng các khu vực kỹ thuật số và analog (ngoại trừ DAA); Modem DGND pin kết nối khu vực kỹ thuật số, AGND pin kết nối khu vực tương tự; Các khu vực kỹ thuật số và analog được tách ra bởi một khoảng cách thẳng.

5.3 Nếu bộ lọc EMI là cần thiết trong thiết kế, một không gian nên được dành riêng ở đầu ổ cắm của giao diện để đặt hầu hết các thiết bị EMI (hạt/tụ điện). Các khu vực không sử dụng được lấp đầy với các khu vực và phải được gắn vào vỏ bọc được che chắn.

5.4 Các nguồn cung cấp cho mỗi mô-đun phải được tách biệt. Các mô-đun chức năng có thể được chia thành: giao diện bus song song, màn hình, mạch kỹ thuật số (SRAM, EPROM, Modem), DAA, v.v. Mỗi mô-đun chức năng chỉ có thể kết nối nguồn/mặt đất tại điểm nguồn của nguồn cung cấp/mặt đất.

5.5 cặp mô-đun DTE nối tiếp, sử dụng điện dung tách rời để giảm khớp nối điện, cũng có thể làm điều tương tự trên đường dây điện thoại.

5.6 Dây nối đất được kết nối bằng một điểm duy nhất, nếu có thể, sử dụng Bead; Nếu cần triệt tiêu EMI, hãy cho phép dây nối đất kết nối với nơi khác.

5.7 Tất cả các dây nối đất phải càng rộng càng tốt, 25-50 mils.

5.8 Tất cả các thùng chứa điện/mặt đất IC ngắn nhất có thể và không sử dụng lỗ thông qua.

6. Mạch rung tinh thể

6.1 Tất cả các dòng kết nối với đầu vào/đầu ra tinh thể (ví dụ: XTLI, XTLO) càng ngắn càng tốt để giảm nhiễu tiếng ồn và ảnh hưởng của điện dung phân phối lên tinh thể. XTLO chạy càng ngắn càng tốt với góc quay không nhỏ hơn 45 độ. (Ổ đĩa hiện tại cao do kết nối XTLO với thời gian tăng nhanh)

6.2 Không có lớp dây nối đất trong bảng điều khiển kép. Dây nối đất tụ điện tinh thể nên được kết nối với chân DGND gần nhất với dao động tinh thể trên thiết bị và sử dụng dây ngắn nhất có thể và giảm thiểu thông qua lỗ.

6.3 Nếu có thể, vỏ tinh thể được nối đất.

6.4 Kết nối điện trở 100 ohm giữa chân XTLO và nút dao động/tụ điện tinh thể.

Tụ điện Crystal Vibration 6.5 được kết nối trực tiếp với chân GND của modem. Không sử dụng vùng nối đất hoặc dây nối đất để kết nối điện dung với chân GND của modem.

7. Thiết kế modem độc lập với giao diện EIA/TIA-232

7.1 Sử dụng vỏ kim loại Nếu cần vỏ nhựa, lá kim loại hoặc phun dẫn điện nên được sử dụng bên trong để giảm EMI.

7.2 Đặt choke của cùng một chế độ trên mỗi dây nguồn.

Đặt đầu nối 7,3 thành phần gần giao diện EIA/TIA-232.

7.4 Tất cả các thiết bị EIA/TIA-232 được kết nối riêng với nguồn/mặt đất từ điểm nguồn. Nguồn cung cấp điện/mặt đất phải là đầu vào nguồn điện trên bảng hoặc đầu ra của chip điều chỉnh điện áp.

7.5 Tín hiệu cáp EIA/TIA-232 được kết nối với mặt đất kỹ thuật số.

Đối với tín hiệu analog, chi tiết hơn được đưa ra:

Thiết kế mạch analog là phần khó khăn và nguy hiểm nhất đối với các kỹ sư. Mặc dù sự phát triển hiện tại của các mạch kỹ thuật số và các mạch tích hợp quy mô lớn là rất nhanh chóng, thiết kế của các mạch tương tự vẫn là không thể tránh khỏi và đôi khi không thể được thay thế bằng các mạch kỹ thuật số, chẳng hạn như thiết kế của RF RF mạch! Dưới đây là tóm tắt các vấn đề cần lưu ý trong thiết kế mạch analog. Một số hoàn toàn là kinh nghiệm. Chúng tôi hy vọng bạn có thể phê bình nhiều hơn!

(1) Để có được mạch phản hồi có độ ổn định tốt, thường cần có điện trở nhỏ hoặc vòng chặn bên ngoài vòng phản hồi để cung cấp bộ đệm cho tải điện dung.

(2) Mạch phản hồi tích hợp thường yêu cầu điện trở nhỏ (khoảng 560 Euro) trong chuỗi với mỗi tụ tích hợp lớn hơn 10 pF.

(3) Không sử dụng mạch hoạt động bên ngoài vòng phản hồi để lọc hoặc kiểm soát băng thông RF của EMC, nhưng chỉ sử dụng các thành phần thụ động (tốt nhất là mạch RC). Phản hồi tích hợp chỉ có hiệu quả ở tần số tăng vòng hở lớn hơn mức tăng vòng kín. Ở tần số cao hơn, mạch tích hợp không thể kiểm soát phản ứng tần số.

(4) Để có được mạch tuyến tính ổn định, tất cả các kết nối phải được bảo vệ bằng bộ lọc thụ động hoặc các phương pháp ức chế khác như cách ly quang điện.

(5) Với bộ lọc EMC, bộ lọc liên quan đến IC phải được kết nối với mặt phẳng tham chiếu 0V cục bộ.

(6) Bộ lọc đầu vào và đầu ra nên được đặt ở đầu nối của cáp bên ngoài. Bất kỳ hệ thống dây điện nào không có hệ thống che chắn đều cần được lọc do hiệu ứng ăng-ten. Bộ lọc cũng được yêu cầu tại các điểm nối trong hệ thống được che chắn với bộ chuyển đổi có chế độ xử lý tín hiệu kỹ thuật số hoặc chuyển đổi.

(7) Giống như IC kỹ thuật số, nguồn IC tương tự và chân tham chiếu mặt đất yêu cầu tách RF chất lượng cao. Tuy nhiên, IC analog thường yêu cầu tách công suất ở tần số thấp vì tỷ lệ khử tiếng ồn công suất (PSRR) của các thành phần analog hiếm khi tăng hơn 1KHz. Bộ lọc RC hoặc LC nên được sử dụng trên dây nguồn tương tự cho mỗi bộ khuếch đại hoạt động, bộ so sánh và bộ chuyển đổi dữ liệu. Tần số góc của bộ lọc công suất phải bù cho tần số góc PSRR và độ dốc của thiết bị để có được PSRR cần thiết trong toàn bộ dải tần số hoạt động. 2p%U-S； Y3 A8 f

(8) Đối với tín hiệu analog tốc độ cao, công nghệ đường truyền là cần thiết tùy thuộc vào độ dài kết nối và tần số cao nhất của thông tin liên lạc. Ngay cả đối với tín hiệu tần số thấp, việc sử dụng công nghệ đường truyền có thể cải thiện khả năng chống nhiễu của nó, nhưng việc thiếu đường truyền phù hợp có thể tạo ra hiệu ứng ăng ten.

(9) Tránh sử dụng đầu vào hoặc đầu ra trở kháng cao rất nhạy cảm với điện trường.

(10) Vì phần lớn bức xạ được tạo ra bởi điện áp và dòng điện chế độ chung và vì hầu hết nhiễu điện từ trong môi trường là do các vấn đề chế độ chung, công nghệ truyền và nhận cân bằng (chế độ chênh lệch) trong mạch analog sẽ có hiệu ứng EMC tốt và giảm nhiễu xuyên âm. Trình điều khiển mạch cân bằng (mạch vi sai) không sử dụng hệ thống tham chiếu 0V làm vòng lặp, do đó tránh các vòng lặp hiện tại lớn và do đó giảm bức xạ RF.

(11) Bộ so sánh phải có độ trễ (phản hồi tích cực) để ngăn chặn chuyển đổi đầu ra sai do nhiễu và nhiễu và để ngăn chặn dao động tại điểm ngắt. Không sử dụng bộ so sánh nhanh hơn bạn cần (giảm dV/dt càng nhiều càng tốt trong khi đáp ứng yêu cầu của bạn).

(12) Một số IC tương tự đặc biệt nhạy cảm với trường tần số vô tuyến và do đó thường cần phải che chắn các yếu tố tương tự như vậy bằng hộp che chắn kim loại nhỏ gắn trên PCB và kết nối với bề mặt mặt đất của PCB. Chú ý đảm bảo tình trạng tản nhiệt của nó.

CPLD là viết tắt của Complex PLD. Như tên cho thấy, nó là một thành phần logic phức tạp hơn PLD. CPLD là một thành phần logic tích hợp cao. Do mức độ tích hợp cao, nó có lợi thế là cải thiện hiệu suất, tăng độ tin cậy, giảm diện tích PCB và giảm chi phí. Phần tử CPLD về cơ bản là sự kết hợp của nhiều khối logic. Mỗi khối logic giống như một phần tử PLD đơn giản (ví dụ: 22V10). Mối quan hệ giữa các khối logic bao gồm các kiến trúc kết nối thay đổi tích hợp toàn bộ mạch logic.

Các thành phần CPLD phổ biến là dòng Max5000 và Max7000 của Altera. Các dòng sản phẩm Max 340 và Flash370 của Cypress, nói chung, các thành phần CPLD có số lượng cửa từ 1.000 đến 7.000.