Công nghệ PCB - Bản chất của công nghệ thiết kế PCB

Về mạch trộn PCB vòng chọn và dây dẫn

Câu hỏi: Trong thiết bị liên lạc không dây hôm nay, bộ phận tần s ố radio thường sử dụng một cấu trúc đơn vị bên ngoài thu nhỏ, trong khi bộ phận tần số radio, bộ phận tần số trung cấp của bộ phận bên ngoài, và bộ phận mạch tần số thấp theo dõi của bộ phát sóng bên ngoài thường được sử dụng trên cùng PCB. Xin lỗi, các thiết bị vật chất cần thiết cho dây dẫn PCB là gì? Làm thế nào để ngăn chặn tần số radio, tần số trung ương và điện tử tần số thấp tác động lẫn nhau?

Trả lời: thiết kế mạch máu lai là một vấn đề lớn, và rất khó để có một giải pháp hoàn hảo. Thường thì mạch tần số radio được sắp xếp và nối thành một bảng độc lập trong hệ thống, và có cả một khoang bảo vệ đặc biệt. Hơn nữa, hệ thống tần số radio bình thường là một mặt hay hai mặt, và mạch thì rất đơn giản, tất cả được dùng để giảm ảnh hưởng tới các tham số phân phối của hệ thống tần số radio và làm tăng sự đồng nhất của hệ thống tần số radio. So với các nguyên liệu loại FR4, thì hiển nhiên là bảng mạch RF thường sử dụng phương tiện hạng cao. Vật liệu này có một hằng số điện nhỏ, một đường truyền nhỏ phân phối khả năng, cản trở cao và chậm phát tín hiệu nhỏ.

Trong thiết kế mạch điện nhân tạo, mặc dù tần số điện tử và điện tử được xây dựng trên cùng một PCB, nhưng thông thường chúng được chia ra thành vùng mạch tần số và vùng mạch điện điện điện tử, và được thiết lập và định tuyến riêng. Dùng cột đất qua băng và hộp chắn để che chắn giữa chúng.

Về phương pháp và quy định kết thúc xuất và nhập

Câu hỏi: Với tốc độ cao hiện đại Thiết kế PCB, để đảm bảo tính to àn vẹn tín hiệu, Thường thì cần thiết phải chấm dứt nhập hoặc xuất của thiết bị. Phương pháp huỷ diệt là gì?? Nguyên nhân nào quyết định phương pháp chấm dứt? Luật chơi ra sao??

Trả lời: Đầu máy, còn gọi là khớp. Thông thường, có kết thúc khớp và kết thúc khớp theo vị trí khớp. Nhận dạng thiết bị cuối nguồn thường là kết hợp các chuỗi kháng cự, và kết hợp thiết bị cuối thường là kết hợp song song. Có nhiều cách, bao gồm lực kéo lên, lực kháng cự kéo xuống, giao nhau thành niên, tương ứng AC, và khớp mô tả Schottky. Phương pháp khớp thường được quyết định dựa trên tính chất BUFFER, địa hình, kiểu cấp độ và phương pháp phán đoán, cùng với chu kỳ nhiệm vụ tín hiệu, khả năng tiêu thụ hệ thống, v.v. cũng nên được cân nhắc. Điều quan trọng nhất của hệ thống điện tử là vấn đề thời gian. Mục đích của việc bổ sung khớp là nâng cao chất lượng tín hiệu và đạt được tín hiệu quyết định ngay lúc quyết định. Với các tín hiệu hợp cấp độ, chất lượng tín hiệu ổn định dưới cơ sở đảm bảo thiết lập và thời gian tạm dừng; Với tín hiệu hợp lệ, tốc độ thay đổi tín hiệu sẽ đáp ứng yêu cầu chỉ theo tiêu chuẩn để đảm bảo độ độc tính của tín hiệu chậm.

Có vấn đề gì cần phải chú ý khi xử lý mật độ dây không?

Câu hỏi: Khi kích thước của bảng mạch được sửa, nếu thiết kế cần chứa nhiều chức năng hơn, thường cần phải t ăng mật độ vết của nó, nhưng điều này có thể làm tăng sự can thiệp lẫn nhau của vết vết tích, và đồng thời, sự cản trở của vết là quá mỏng 2;1288;153t được hạ. Bản thiết kế PCB có mật độ cao là gì?

Đáp ứng: Khi thiết kế ra máy tính tốc độ cao và mật độ cao, sự can thiệp xuyên thủng (nhiễu xuyên tâm sự) thực sự cần được chú ý đặc biệt, vì nó có tác động lớn lên thời gian và tính trung bình tín hiệu. Đây là một số điểm để chú ý: 1. Kiểm soát sự liên kết và cản trở đặc trưng của dấu vết. Hai. kích thước khoảng cách vết. Khoảng cách thường thấy là gấp đôi chiều rộng của đường. Có thể biết được ảnh hưởng của dấu vết khoảng cách trên thời gian và độ chính xác tín hiệu qua mô phỏng, và tìm ra khoảng cách tối thiểu thể chịu đựng. Kết quả của những tín hiệu chip khác nhau có thể khác. Ba. Hãy chọn phương pháp chấm dứt thích hợp. 4. Hãy tránh hai lớp kế tiếp với cùng một hướng dây dẫn, ngay cả khi dây dẫn bao phủ lên và xuống, bởi vì loại trò chuyện này lớn hơn những lớp nối nối liền với cùng một. 5.Dùng đường trắng bị che giấu để tăng vùng vết tích. Tuy nhiên, giá sản xuất của bảng PCB sẽ tăng. Thật sự rất khó đạt được sự tương đồng và độ dài hoàn to àn trong thực tế, nhưng vẫn cần phải làm điều đó càng nhiều càng tốt. Hơn nữa, sự chấm dứt khác biệt và sự chấm dứt chế độ thường được dùng để giảm tác động lên thời gian và độ trung thực tín hiệu.

Về việc sửa trở bằng thiết kế PCB

Câu hỏi: Để tránh phản xạ, sự khớp cản trở phải được xem xét trong thiết kế PCB tốc độ cao. Tuy nhiên, vì công nghệ xử lý PCB hạn chế sự cản trở và mô phỏng không thể mô phỏng, làm thế nào để xem xét vấn đề này trong thiết kế sơ đồ? Hơn nữa, về mô hình IBES, tôi tự hỏi nơi nào có thể cung cấp một thư viện mô hình IBES chính xác hơn. Hầu hết các thư viện chúng tôi tải về từ Internet không hoàn toàn chính xác, điều đó ảnh hưởng rất lớn đến tham chiếu của mô phỏng.

Đáp ứng: Khi thiết kế mạch PCB chạy tốc độ cao, sự khớp cản là một trong những nguyên tố thiết kế. Tính năng cản trở hoàn toàn có mối quan hệ tuyệt đối với phương pháp truyền dẫn, như đi bộ trên lớp bề mặt (microdải) hay lớp bên trong (đình tự ti/phối kép, khoảng cách với lớp tham chiếu (lớp sức mạnh hay lớp đất), rộng dây dẫn, vật liệu PCB, v. Cả hai đều ảnh hưởng tới giá trị cản trở đặc trưng của vết vết vết vết. Tức là, giá trị cản trở chỉ có thể được xác định sau khi chạy dây. Thông thường, phần mềm mô phỏng không thể để ý đến một số điều kiện dây được tạo nên khó khăn bằng cách ngắt quãng do giới hạn của mô hình mạch hay thuật to án học được sử dụng. Vào thời điểm này, chỉ có vài Kẻ hủy diệt (kết thúc) như là sự kháng cự hàng loạt được đặt trong sơ đồ sơ đồ. Làm giảm tác động của ngắt quãng trong Trở ngại vết. Giải pháp thực sự cho vấn đề là cố tránh những trường hợp cản trở trong việc ngắt kết nối. Độ chính xác của mô hình IBES ảnh hưởng trực tiếp tới kết quả mô phỏng. Về cơ bản, chứng tỏ IBES có thể được coi là dữ liệu đặc trưng về điện của vòng xoay tương đương của bộ đệm con chip I/O thật, mà thường có thể được lấy bằng cách chuyển đổi từ mô hình SPICE (đo đạc cũng có thể được sử dụng, nhưng có nhiều giới hạn hơn), và dữ liệu về chất SPICE và sản xuất chip hoàn toàn. Dữ liệu SPICE của cùng một thiết bị được cung cấp bởi những người sản xuất con chip khác nhau, và dữ liệu trong mô hình IBES đã được chuyển đổi cũng sẽ thay đổi tương tự. Nói cách khác, nếu nhà s ản xuất A\ 226; 128; 153; s là họ chỉ có khả năng cung cấp dữ liệu mô hình chính xác cho thiết bị của họ, bởi vì không ai khác biết rõ hơn họ xử lý thiết bị của họ bằng cách nào. Nếu IBES do nhà sản xuất cung cấp không chính xác, giải pháp cơ bản chỉ có thể là liên tục yêu cầu nhà sản xuất cải tiến.

Về vấn đề EMC và EMS trong thiết kế PCB tốc độ cao

Q: Khi chúng ta thiết kế những loại này, phần mềm chúng ta dùng chỉ để kiểm tra các quy tắc EMC và EMS đã được thiết lập, nhưng từ những khía cạnh nào mà thiết kế nên cân nhắc quy tắc EMC và EMS? Làm thế nào để đặt luật?

Trả lời: Tổng thể là EME./Bản thiết kế EMC, cả các khía cạnh phóng xạ và dẫn dắt đều cần được cân nhắc.. The former belongs to the higher frequency part (<30MHz) and the latter is the lower frequency part (<30MHz). Vậy là không thể chỉ chú ý đến t ần số cao và lờ đi các tần số thấp.. Một căn phòng tốt./Hệ thống EMC phải tính đến vị trí của thiết bị., Kiểu CPU Sắp, Cách kết nối quan trọng, Chọn thiết bị, Comment. ở đầu của bố trí. Nếu không có sự sắp xếp tốt hơn trước, nó sẽ được giải quyết sau. Nó sẽ làm gấp đôi kết quả với một nửa nỗ lực và tăng giá. Ví dụ như, Vị trí của máy phát đồng hồ không nên ở gần chỗ kết nối bên ngoài nhất có thể.. Tín hiệu tốc độ cao nên chuyển vào lớp bên trong càng nhiều càng tốt.. Hãy chú ý việc vặn vẹo đặc trưng và liên tục của lớp tham khảo để giảm sự phản xạ. Độ xoay của tín hiệu được kích hoạt bởi thiết bị phải nhỏ nhất có thể để giảm độ cao. Thành phần tần số, khi chọn tách ra/tụ điện vòng, chú ý xem liệu độ đáp ứng tần số có khớp với yêu cầu giảm nhiễu trên máy bay điện không.. Thêm nữa., pay attention to the return path of the high-frequency signal current to make the loop area as small as possible (that is, the loop impedance as small as possible) to reduce radiation. Mặt đất cũng có thể được chia để kiểm soát vùng nhiễu tần số cao.. Cuối, Chọn đúng mặt đất khung giữa PCB và vật chứa.