Chính xác sản xuất PCB, PCB tần số cao, PCB cao tốc, PCB chuẩn, PCB đa lớp và PCB.
Nhà máy dịch vụ tùy chỉnh PCB & PCBA đáng tin cậy nhất.
Công nghệ PCB

Công nghệ PCB - Làm sao PCB điều khiển cản trở?

Công nghệ PCB

Công nghệ PCB - Làm sao PCB điều khiển cản trở?

Làm sao PCB điều khiển cản trở?

2021-10-07
View:425
Author:Frank

Làm thế nào PCB cản trở điều khiển?
Với sự gia tăng liên tục PCB tốc độ chuyển tín hiệu, hôm nay PCB Các nhà sản xuất kế hoạch cần phải hiểu và kiểm soát cản trở của... PCB vết. Tương ứng với thời gian truyền tín hiệu ngắn hơn và tốc độ đồng hồ cao của mạch điện số hiện đại, PCB vết tích không còn là kết nối đơn giản, nhưng đường truyền.

Trong thực tế, Nó cần thiết để điều khiển trở ngại lào vết khi tốc độ mép số cao hơn số 1, hoặc tần số tương tự vượt quá 30Mhz.. Một trong những tham số quan trọng của một PCB trace is its characteristic impedance (đó là, the ratio of voltage to current when the wave is transmitted along the signal transmission line). Cái cản trở đặc trưng của người cầm lái trên bảng mạch in là một chỉ thị quan trọng trong việc thiết kế bảng mạch., Nhất là trong PCB Kế hoạch mạch tần số cao, Cần phải xem xét liệu khả năng cản trở đặc trưng của chỉ huy và cản trở đặc trưng do thiết bị hay tín hiệu yêu cầu có phổ biến hay không và liệu chúng có khớp với nhau hay không. . Nó liên quan đến hai khái niệm: cản trở và cản trở phù hợp. Những điểm chính của bài báo này là bình luận về các vấn đề cản trở và kế hoạch chồng chất.

GenericName

Impedance control

Impedance control (eImpedance Controling), Các dẫn điện trong bảng mạch sẽ phát đi các tín hiệu khác nhau.. Để tăng tốc phát tín hiệu, cần phải tăng tần số của nó. Thay đổi trở ngại sẽ gây ra sự bóp méo tín hiệu. Do đó, chỉ huy tác động trên bảng mạch tốc độ cao được điều khiển trong một khoảng cách nhất định, mà được gọi là "cản trở kiểm soát".

Cái cản trở của PCB dấu vết sẽ được xác nhận bởi tính tự nhiên và khả năng của nó., kháng cự và dẫn điện. Các yếu tố chính ảnh hưởng đến cản trở của PCB dấu vết là: độ rộng của sợi dây đồng, độ dày của sợi dây đồng, hằng số điện của trung gian, độ dày của vật liệu, Độ dày của miếng đệm, Đường dẫn của sợi dây mặt đất, và dây điện xung quanh dây điện.. Được. range of PCB trở ngại là từ Name5 đến 120.

Trong thực tế, the PCB đường truyền thông thường được tạo thành đường dây dẫn, một hoặc nhiều lớp tham khảo và các vật liệu cách ly. Con đường và lớp ván là trở ngại điều khiển. The PCB sẽ thường chọn một cấu trúc đa lớp, và trở ngại điều khiển cũng có thể được xây dựng theo nhiều cách khác nhau. Tuy, không quan trọng phương pháp nào được dùng, the impedance value will be determined by its physical structure and the electrical characteristics of the insulating material:

The width and thickness of the signal trace

The height of the core or pre-filled material on both sides of the trace

Trace and layer configuration

Insulation constant of core and pre-filled material

There are two main forms of PCB đường truyền: Microdải và Stripin.

Microstrip:

A microstrip line is a ribbon wire, là đường truyền với một máy bay tham chiếu chỉ ở một mặt. The top and sides are exposed to the air (coating layer can also be applied), và nó nằm trên bề mặt của giá trị nhiệt độ nhiệt độ:. Cấp điện hay mặt đất để tham chiếu. As shown below:

Note: In practical Sản xuất PCB, Tấm ván thường phủ lên bề mặt của PCB với một lớp dầu xanh. Do đó, trong tính toán cản trở thực tế, the model shown in the figure below is generally used for the calculation of the surface microstrip line:

Stripline:

Strip line is a strip wire placed between two reference planes. Như đã hiển thị trong hình dưới, có thể thay đổi các tính trì cực của các thói quen cấp thấp do H1 và H2 đại diện..

Những ví dụ trên đây chỉ là một ví dụ điển hình cho những đường ống và dải y.. Có rất nhiều loại những đường dây đặc biệt và dải nhỏ, như những dải nhỏ phủ đầy, có liên quan đến PCB phối hợp.

Phương trình được dùng để tính cản trở đặc trưng cần phải tính to án toán toán bừa bãi.. Thường, dùng phương pháp giải thoát đồng, mà bao gồm cả phân tích yếu tố khoảng trống. Do đó, sử dụng phần mềm hỗ trợ đặc biệt SI900, what we need to do is to control the parameters of the characteristic impedance:

The dielectric constant Er of the insulating layer, Dây rộng W1, W2 (trapezoid), Độ dày dây (T) và độ dày lớp cách ly H.

Explanation on W1 and W2:

The calculated value must be within the red box. Những điều kiện khác cũng có thể so sánh được.

The following uses SI9000 to calculate whether the impedance control requirements are met:

First, calculate the single-ended impedance control of the DDR data line:

TOP layer: the copper thickness is 0.Name, Độ rộng theo vết là 5MIL., Khoảng cách từ mặt máy bay tham chiếu là 3.8MIL, và hằng số điện ảnh là 4.2. Chọn mô hình, thay thế tham số, và chọn tính toán không mất gì, as shown in the figure:

Coating indicates the coating layer. Nếu không có lớp phủ, fill 0 in thickness and 1 (air) in dielectric (dielectric constant).

Bộ đệm cho thấy là lớp nền, đó là, Lớp thầy dòng, Thường chọn tiếng Nga-4, Độ dày được tính toán bằng phần mềm tính khó khăn, và hằng số điện ảnh là 4.2 (when the frequency is less than 1GHz).

Click on the Weight(oz) item, bạn có thể đặt độ dày đồng của lớp lát đường đồng, và độ dày đồng quyết định độ dày của vết.

9. Khái niệm của Mang thai/Core of the insulating layer:

PP (prepreg) is a kind of dielectric material, bao gồm sợi thủy tinh và nhựa xy. Cái lõi thực ra là một phương tiện kiểu PP., nhưng nó được bọc bằng đồng ở cả hai mặt, trong khi PP không. Khi làm bảng đa lớp, Thường thì COTE và PP được dùng trong việc hợp tác, CORE và CORE được gắn chung với PP.

10. Vấn đề cần chú ý vào PCB stack-up planning:

(1), warpage problem

The PCB ép plastic plan should be symmetrical, that is, Độ dày điện của mỗi lớp và độ dày đồng phải đối xứng. Lấy tấm ván sáu lớp, Độ dày điện tử và độ dày đồng của TOP-GND và BOBBCOM-PONER vẫn như nhau, GND-L2 Tương tự với độ dày điện của L3-PONER và độ dày đồng. Theo cách này, không có trang bị sử dụng.

(2) The signal layer should be tightly coupled with the nearby reference plane (that is, the dielectric thickness between the signal layer and the nearby copper layer should be small); the power copper and ground copper should be tightly coupled.

(3) Under very high-speed conditions, có thể gia nhập lớp đất dư để chặn lớp phát tín hiệu, nhưng không nên chặn nhiều lớp năng lượng, có thể gây nhiễu không cần thiết.

(