Công nghệ PCB - Khả năng đeo bám và mãn tính của kinh cầu, và cách dùng kinh cầu.

Khả năng đeo bám và mãn tính của kinh cầu, và cách dùng kinh cầu.

Đường truyền có tụ điện ký Languageinh bất lực. Nếu biết được đường DName là đường kính của mặt nạ Languageolder trên lớp đất, Đường kính của đường băng là DL, độ dày của PCB là T, và hằng số điện của Bảng PCB substrate is ε, Khả năng ký sinh của đường khoảng cách chừng C=1.Tên lửa 4;20Comment;/(D2-D1)
The main effect of the parasitic capacitance of the via hole on the circuit is to extend the rise time of the signal and reduce the speed of the circuit. Ví dụ như, cho một PCB với độ dày 4Commentm, if the diameter of the via pad is 20 mils (drilling diameter is 10 mils) and the diameter of the solder mask is 40 mils, the parasitic capacitance of the vias can be approximated by the above formula for
C=1.41*4.4*0.050*0*0.20**/(0.08*0-0.020)≈0.Comment1pF

The rise time change caused by this part of the capacitance is roughly T10-90=2.2C(Z0/2)=2.2x0.31x(50/2)=17.05ps
It can be seen from these values that although the effect of slowing the rising edge caused by the parasitic capacitance of a single via is not very obvious, nếu đường truyền được dùng nhiều lần trong đường dây để chuyển qua các lớp, Sẽ dùng nhiều kinh cầu. Suy nghĩ cẩn thận khi thiết kế. Thiết kế thật sự, the parasitic capacitance can be reduced by increasing the distance between the via and the copper-clad area (Anti-pad) or reducing the diameter of the plate.
Kích trùng có tụ điện ký sinh cũng như xuất tự nhiễm ký sinh.. Thiết kế mạch điện tử tốc độ cao, Thiệt hại do nhiễm trùng trùng thường lớn hơn tác động của khả năng ký sinh.. Sự tự nhiên của các chuỗi ký sinh sẽ làm suy yếu các tác dụng của tụ điện vượt và làm giảm hiệu ứng lọc của toàn bộ hệ thống điện.. The following empirical formula can be used to simply calculate the parasitic inductance of a via:
L=5.08h[1n(4h/d)+1] where L is the length of the via hole, h là độ dài của đường h ầm, d là đường kính của lỗ trung tâm. Có thể nhìn thấy từ công thức rằng đường kính là một tác động nhỏ đến tính tự nhiên., và hiệu ứng lớn nhất với tính tự nhiên là độ dài của đường. Vẫn dùng ví dụ trên, Độ tự nhiên của đường qua có thể tính là L=5.08*0.050*[1n(4*0.050/0.010)+1]≈1.015nH
If the rise time of the signal is 1ns, sau đó trở ngại tương đương là XL= 207;/T10.T269;. Một trở ngại như vậy không thể bị bỏ qua khi có một dòng điện tần số chạy qua.

Ghi chú: Khi kết nối máy bay điện và mặt đất, để cho phép chấu ký sinh của kinh tăng lên theo cấp số nhân.
Thông qua phân tích kí sinh trùng trên đây, có thể thấy rằng trong thiết kế của tốc độ cao Language, các hoạt động đơn giản thường mang lại những ảnh hưởng tiêu cực lớn đến thiết kế mạch.. Để giảm các tác động xấu gây ra bởi các tác động ký sinh của kinh, Trong thiết kế, nên thực hiện càng nhiều càng tốt.
1. Xét về giá cả và chất lượng tín hiệu, chọn một cỡ hợp lý qua. Nếu cần thiết, Xem xét dùng kinh cầu của kích cỡ khác nhau. Ví dụ như, cho điện hoặc đất đáp, dùng một cỡ lớn để cản trở; cho dây dẫn tín hiệu, bạn có thể dùng một đường nhỏ hơn. Tất nhiên rồi, bởi vì kích thước đường băng bị giảm, Chi phí tương ứng cũng sẽ tăng.
2. Việc dùng chất loãng PCB có lợi cho việc giảm hai tham số ký sinh của đường....
3. Dây dẫn tín hiệu trên đường... PCB không nên thay đổi nhiều nhất có thể, có nghĩa là không cần thỉnh cầu nên được dùng càng nhiều càng tốt..
4. Nút điện và các chốt phải được khoan gần đó., và đầu dẫn giữa đường và ghim phải ngắn nhất có thể.. Hãy xem xét việc khoan nhiều kinh nghiệm song song để giảm tính tự nhiên tương đương..
5. Hãy đặt vài cây đáp ở gần cầu thay đổi lớp phát tín hiệu để cung cấp vòng thời gian gần nhất cho tín hiệu. Thậm chí anh có thể đặt vài cầu cạn không cần thiết lên trên PCB.
6. For high-density tầng hầm, có thể dùng vi khuẩn.