Công nghệ PCB - Thiết kế PCB tốc độ cao: Hệ thống đồng hồ đồng bộ nội bộ

Một trường hợp đặc biệt khác của hệ thống đồng hồ phổ quát là hệ thống đồng hồ đồng bộ nội bộ. Nhiều kỹ sư thiếu kinh nghiệm sẽ đánh giá sai hệ thống đồng hồ đồng bộ nội bộ là thứ tự thời gian đồng bộ nguồn và thực hiện các điều khiển tương đương theo thứ tự thời gian đồng bộ nguồn, dẫn đến lỗi thiết kế thời gian.

Trước tiên, chúng ta hãy xem xét cách xác định xem một hệ thống có phải là đồng hồ công cộng hay không. Các bài đăng trên blog trước đây đã đề cập rằng việc tìm cây đồng hồ và xác định mối quan hệ giữa các tín hiệu đồng hồ là chìa khóa để đánh giá các hệ thống thời gian khác nhau. Một hệ thống đồng hồ phổ quát thường có một tinh thể hoặc tinh thể bên ngoài được kết nối với đầu truyền động và đầu nhận của hệ thống thông qua bộ phân phối đồng hồ (hoặc FPGA có thể xuất các đồng hồ khác nhau trực tiếp đến đầu truyền động và đầu tiếp nhận) và một đường đồng hồ bên ngoài để điều khiển thứ tự thời gian của hệ thống, được gọi là hệ thống đồng hồ phổ quát.

Tín hiệu đồng hồ của đồng hồ đồng bộ nội bộ được gửi trực tiếp từ đầu lái đến đầu nhận. Các bài đăng trên blog trước đây đã đề cập rằng các hệ thống đồng hồ phổ quát có biên thời gian nhỏ và một trong những yếu tố quan trọng không thể tiếp tục tăng tần số là Tco. Do các yếu tố như tay nghề, rất khó để làm cho Tco quá nhỏ. Ví dụ, Tco-max cho SDRAM là phổ quát. Có 5,4 nano giây. Hệ thống đồng hồ đồng bộ nội bộ thay thế ổ đồng hồ bên ngoài bằng bộ đệm bên trong, sao cho bộ đệm trên tín hiệu đồng hồ và bộ đệm trên tín hiệu dữ liệu có thể phù hợp để bù đắp lẫn nhau, sao cho phạm vi giữa giá trị tối đa và tối thiểu của Tco của thiết bị có thể giảm và biên thời gian tăng làm cho thời gian dễ dàng đáp ứng.

Hệ thống đồng hồ đồng bộ nội bộ có thể dễ dàng bị nhầm lẫn với đồng bộ nguồn. Thật vậy, thật dễ dàng để phân biệt một nguyên tắc bằng cách nắm vững nó. Thời gian đồng bộ nguồn thường tồn tại trong các tín hiệu nhấp nháy cho đồng hồ hệ thống và nhóm dữ liệu, chẳng hạn như mối quan hệ giữa DQ và DQS và CLK. Một đồng hồ đồng bộ nội bộ chỉ có một tín hiệu đồng hồ được chia sẻ bởi đầu lái và đầu nhận (trong SDRAM Mobile, tên tín hiệu là SDCK)

Do đó, thời gian đồng bộ hóa bên trong tương tự như đồng hồ công cộng, ngoại trừ có một biến khác trong bất bình đẳng, TCLK_FT: thời gian bay của đồng hồ. Hình 2 cho thấy phương pháp đo TCLK_FT.

Công thức tính toán thời gian của đồng hồ đồng bộ nội bộ là: (tại thời điểm đó đồng hồ và hướng truyền dữ liệu đồng thời, là hướng dương)

Tco（max）+Tflight（max）+Tetup-Tclk_ft+Tjitter+Tmargin

Tco（min）+Tflight（min）-Tclk_ft-Tmargin>Thold

Bằng cách này, đồng hồ có thể ở vị trí tối ưu bằng cách điều chỉnh Tclk_ft. Phương pháp này cũng có thể được sử dụng để điều chỉnh thời gian trong chế độ đồng bộ bên ngoài. Phương pháp điều chỉnh cụ thể đã được giới thiệu trong các trường hợp trước, mọi người có thể tham khảo một chút.

Tóm tắt

Bên ngoài, đồng bộ hóa nội bộ và đồng bộ hóa nguồn là giống nhau, nhưng cấu trúc bên trong của cả hai khác nhau. Phương pháp đồng bộ nguồn là trong cấu trúc đồng bộ nội bộ, một thanh ghi được thêm vào trước bộ đệm của tín hiệu đồng hồ, và xử lý đồng hồ và xử lý dữ liệu bên trong chip là như nhau. Bằng cách này, đồng hồ có thể thay đổi theo tốc độ của dữ liệu và luôn ở giữa dữ liệu.

Bản chất của đồng hồ đồng bộ nội bộ vẫn là một hệ thống đồng hồ phổ quát. Tính toán thời gian giống như hệ thống đồng hồ chung của đồng hồ bên ngoài, ngoại trừ việc thêm hoặc trừ Tclk_ft ở hai đầu của kết quả tính toán. Một mối quan hệ ràng buộc theo thứ tự thời gian cũng là một cách để tổng chiều dài lớn nhất và nhỏ nhất, thay vì bằng nhau.

Đồng hồ đồng bộ nội bộ thêm các phương tiện để điều chỉnh biên thời gian và vì nó chống lại tác động của Tco, thời gian dễ dàng hơn để đáp ứng. Tuy nhiên, các phương pháp tính toán thời gian phức tạp hơn và đòi hỏi sự thành thạo của các kỹ sư thiết kế.